相 關(guān) 資 源

• 用VHDL寫的一個(gè)32位并行乘法器的源代碼免費(fèi)下載

  資源簡介：用VHDL寫的一個(gè)32位并行乘法器的源代碼，已經(jīng)過驗(yàn)證，可以直接使用

  標(biāo)簽： VHDL 并行 乘法器 源代碼

  上傳時(shí)間： 2014-01-06

  上傳用戶：hoperingcong

• 用VHDL語言 來實(shí)現(xiàn) 四位并行加法器的功能 是本科生的必學(xué)內(nèi)容免費(fèi)下載

  資源簡介：用VHDL語言 來實(shí)現(xiàn) 四位并行加法器的功能 是本科生的必學(xué)內(nèi)容

  標(biāo)簽： VHDL 語言 并行 加法器

  上傳時(shí)間： 2016-10-27

  上傳用戶：xg262122

• 32位并行乘法器的測試文件免費(fèi)下載

  資源簡介：32位并行乘法器的測試文件，已經(jīng)經(jīng)過驗(yàn)證，可以直接使用

  標(biāo)簽： 并行 乘法器 測試

  上傳時(shí)間： 2014-01-10

  上傳用戶：qilin

• 這是我本人編寫的一個(gè)32位定點(diǎn)小數(shù)運(yùn)算的函數(shù)庫。對(duì)于沒有浮點(diǎn)運(yùn)算器的場合免費(fèi)下載

  資源簡介：這是我本人編寫的一個(gè)32位定點(diǎn)小數(shù)運(yùn)算的函數(shù)庫。對(duì)于沒有浮點(diǎn)運(yùn)算器的場合，可以提供進(jìn)行小數(shù)運(yùn)算的一種途徑

  標(biāo)簽： 編寫 定點(diǎn) 函數(shù)庫 浮點(diǎn)運(yùn)算器

  上傳時(shí)間： 2013-12-13

  上傳用戶：zuozuo1215

• 基于BOOTH的32位快速乘法器的設(shè)計(jì)源碼免費(fèi)下載

  資源簡介：基于BOOTH的32位快速乘法器的設(shè)計(jì)源碼

  標(biāo)簽： BOOTH 乘法器 源碼

  上傳時(shí)間： 2013-12-12

  上傳用戶：pinksun9

• 用VHDL寫的一個(gè)8位全加器的實(shí)驗(yàn)程序,供新手參考免費(fèi)下載

  資源簡介：用VHDL寫的一個(gè)8位全加器的實(shí)驗(yàn)程序,供新手參考

  標(biāo)簽： VHDL 8位 全加器 實(shí)驗(yàn)

  上傳時(shí)間： 2017-03-03

  上傳用戶：lx9076

• 二相步進(jìn)電機(jī)32細(xì)分驅(qū)動(dòng)程序 [lenvy] 2008-5-16 9:45:55 用AT89C51寫了一個(gè)32細(xì)分的驅(qū)動(dòng)程序,驅(qū)動(dòng)芯片用 NJU39610+NJM3771 程序?qū)崿F(xiàn)功能：對(duì)二相步免費(fèi)下載

  資源簡介：二相步進(jìn)電機(jī)32細(xì)分驅(qū)動(dòng)程序 [lenvy] 2008-5-16 9:45:55 用AT89C51寫了一個(gè)32細(xì)分的驅(qū)動(dòng)程序,驅(qū)動(dòng)芯片用 NJU39610+NJM3771 程序?qū)崿F(xiàn)功能：對(duì)二相步進(jìn)電機(jī)進(jìn)行32細(xì)分；采用定時(shí)器中斷，每0.5ms電機(jī) 走一步； 暫時(shí)單片機(jī)外部控制部分只有控制正轉(zhuǎn)、反轉(zhuǎn)...

  標(biāo)簽： lenvy 39610 2008 3771

  上傳時(shí)間： 2016-08-28

  上傳用戶：cxl274287265

• 這個(gè)是用VERILOG做的一個(gè)8位功能很弱的CPU免費(fèi)下載

  資源簡介：這個(gè)是用VERILOG做的一個(gè)8位功能很弱的CPU

  標(biāo)簽： VERILOG CPU 8位

  上傳時(shí)間： 2014-11-23

  上傳用戶：wangchong

• 基于芯片MAX502的十二位并行DAC芯片的程序免費(fèi)下載

  資源簡介：基于芯片MAX502的十二位并行DAC芯片的程序，利用FPGA中的ROM查表進(jìn)行數(shù)據(jù)存儲(chǔ)

  標(biāo)簽： MAX 502 DAC 芯片

  上傳時(shí)間： 2014-11-28

  上傳用戶：杜瑩12345

• fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器免費(fèi)下載

  資源簡介：fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器

  標(biāo)簽： vhd fulladder adder multi

  上傳時(shí)間： 2015-09-03

  上傳用戶：上善若水

• 本源碼是高速并行乘法器的設(shè)計(jì)源碼免費(fèi)下載

  資源簡介：本源碼是高速并行乘法器的設(shè)計(jì)源碼，開發(fā)軟件為MAX+PLUS.輸入為兩個(gè)帶符號(hào)的二進(jìn)制數(shù)

  標(biāo)簽： 源碼 乘法器 高速并行

  上傳時(shí)間： 2015-10-18

  上傳用戶：sunjet

• 該模型用于搭建了一個(gè)基于時(shí)分割乘法器的電子式電能表的模型免費(fèi)下載

  資源簡介：該模型用于搭建了一個(gè)基于時(shí)分割乘法器的電子式電能表的模型

  標(biāo)簽： 模型 時(shí)分 乘法器 電子式

  上傳時(shí)間： 2013-12-09

  上傳用戶：趙云興

• 一個(gè)關(guān)于Wallace樹乘法器的論文免費(fèi)下載

  資源簡介：一個(gè)關(guān)于Wallace樹乘法器的論文，當(dāng)中展示了一種改進(jìn)后的wallace樹乘法器方案，相比原來占用晶體管更少，效率更高

  標(biāo)簽： Wallace 樹 乘法器 論文

  上傳時(shí)間： 2014-01-11

  上傳用戶：manlian

• msp430單片機(jī)最新的產(chǎn)品MSP430F5438內(nèi)部硬件乘法器的操作的示例程序免費(fèi)下載

  資源簡介：msp430單片機(jī)最新的產(chǎn)品MSP430F5438內(nèi)部硬件乘法器的操作的示例程序

  標(biāo)簽： 430 F5438 430F 5438

  上傳時(shí)間： 2017-02-27

  上傳用戶：dsgkjgkjg

• 用VHDL語言設(shè)計(jì)CPU中的一部分：乘法器的設(shè)計(jì)免費(fèi)下載

  資源簡介：用VHDL語言設(shè)計(jì)CPU中的一部分：乘法器的設(shè)計(jì)，包括多種乘法器的設(shè)計(jì)方法！內(nèi)容為英文

  標(biāo)簽： VHDL CPU 語言 分

  上傳時(shí)間： 2015-06-11

  上傳用戶：450976175

• 這是用VHDL語言寫的32位分頻器的程序免費(fèi)下載

  資源簡介：這是用VHDL語言寫的32位分頻器的程序，可直接運(yùn)行，看結(jié)果，歡迎使用。多指正，交流。

  標(biāo)簽： VHDL 語言 分頻器 程序

  上傳時(shí)間： 2015-05-11

  上傳用戶：chenlong

• C0文法編譯器,生成32位匯編, 沒做優(yōu)化,但是經(jīng)過了苛刻的測試,masm614已經(jīng)打包進(jìn)去了,程序里寫了一個(gè)腳本解釋程序,控制編譯器的所有動(dòng)作,方便使用,已經(jīng)很完善了,里面有幾個(gè)測試程序,這是bua免費(fèi)下載

  資源簡介：C0文法編譯器,生成32位匯編, 沒做優(yōu)化,但是經(jīng)過了苛刻的測試,masm614已經(jīng)打包進(jìn)去了,程序里寫了一個(gè)腳本解釋程序,控制編譯器的所有動(dòng)作,方便使用,已經(jīng)很完善了,里面有幾個(gè)測試程序,這是buaa的編譯課程設(shè)計(jì),師弟師妹用的話別忘請(qǐng)師兄我吃飯啊~~

  標(biāo)簽： masm 614 bua 編譯器

  上傳時(shí)間： 2014-01-12

  上傳用戶：gxmm

• 這是用VHDL語言(硬件描述語言)寫的一個(gè)二維 8*8塊的離散余弦變換(DCT)以及反變換(IDCT).全同步設(shè)計(jì),低門數(shù).可以用于多媒體及打印應(yīng)用領(lǐng)域.免費(fèi)下載

  資源簡介：這是用VHDL語言(硬件描述語言)寫的一個(gè)二維 8*8塊的離散余弦變換(DCT)以及反變換(IDCT).全同步設(shè)計(jì),低門數(shù).可以用于多媒體及打印應(yīng)用領(lǐng)域.

  標(biāo)簽： VHDL IDCT DCT 變換

  上傳時(shí)間： 2015-06-03

  上傳用戶：caiiicc

• 數(shù)字均衡器是通訊信道抗碼間干擾的重要環(huán)節(jié),這是一個(gè)用VHDL寫的代碼以及用SYNPLIFY8.0綜合的RTL電路圖 它包含三個(gè)模塊FILTER,ERR_DECISION,ADJUST 希望對(duì)大家有用.免費(fèi)下載

  資源簡介：數(shù)字均衡器是通訊信道抗碼間干擾的重要環(huán)節(jié),這是一個(gè)用VHDL寫的代碼以及用SYNPLIFY8.0綜合的RTL電路圖 它包含三個(gè)模塊FILTER,ERR_DECISION,ADJUST 希望對(duì)大家有用.

  標(biāo)簽： ERR_DECISION SYNPLIFY FILTER ADJUST

  上傳時(shí)間： 2015-06-09

  上傳用戶：cazjing

• 一個(gè)用VHDL寫的8051的內(nèi)核,很方便集成到FPGA里.免費(fèi)下載

  資源簡介：一個(gè)用VHDL寫的8051的內(nèi)核,很方便集成到FPGA里.

  標(biāo)簽： VHDL 8051 FPGA 內(nèi)核

  上傳時(shí)間： 2015-07-01

  上傳用戶：waitingfy

• 用VHDL 編寫的一個(gè)16位的cpu 設(shè)計(jì)方案免費(fèi)下載

  資源簡介：用VHDL 編寫的一個(gè)16位的cpu 設(shè)計(jì)方案，可以執(zhí)行8條指令。

  標(biāo)簽： VHDL cpu 編寫 設(shè)計(jì)方案

  上傳時(shí)間： 2015-07-19

  上傳用戶：shawvi

• 這是一個(gè)用VHDL寫的控制VGA的源程序,可以顯示6種不同的圖案,你也可以顯示圖象免費(fèi)下載

  資源簡介：這是一個(gè)用VHDL寫的控制VGA的源程序,可以顯示6種不同的圖案,你也可以顯示圖象

  標(biāo)簽： VHDL VGA 控制 圖案

  上傳時(shí)間： 2013-12-15

  上傳用戶：dragonhaixm

• 是用VHDL寫的一個(gè)常用的ALARM BUFFER,相信對(duì)電子設(shè)計(jì)的朋友有所幫助~免費(fèi)下載

  資源簡介：是用VHDL寫的一個(gè)常用的ALARM BUFFER,相信對(duì)電子設(shè)計(jì)的朋友有所幫助~

  標(biāo)簽： BUFFER ALARM VHDL 電子設(shè)計(jì)

  上傳時(shí)間： 2014-01-13

  上傳用戶：yiwen213

• 自己用VHDL寫的一個(gè)串口程序免費(fèi)下載

  資源簡介：自己用VHDL寫的一個(gè)串口程序，調(diào)試成功，并且用到了項(xiàng)目中，希望初學(xué)者可以借鑒下

  標(biāo)簽： VHDL 串口程序

  上傳時(shí)間： 2016-01-24

  上傳用戶：manking0408

• 用VHDL寫成的一個(gè)數(shù)控分頻程序.本例中把64HZ分成1HZ免費(fèi)下載

  資源簡介：用VHDL寫成的一個(gè)數(shù)控分頻程序.本例中把64HZ分成1HZ

  標(biāo)簽： VHDL 1HZ 64 HZ

  上傳時(shí)間： 2014-01-24

  上傳用戶：lifangyuan12

• 一個(gè)用VHDL寫的倒計(jì)時(shí)程序免費(fèi)下載

  資源簡介：一個(gè)用VHDL寫的倒計(jì)時(shí)程序

  標(biāo)簽： VHDL 計(jì)時(shí) 程序

  上傳時(shí)間： 2016-03-13

  上傳用戶：aappkkee

• 我EDA課程設(shè)計(jì)做的用VHDL 寫的智能電子密碼鎖免費(fèi)下載

  資源簡介：我EDA課程設(shè)計(jì)做的用VHDL 寫的智能電子密碼鎖，在試驗(yàn)箱上實(shí)驗(yàn)的，4位并行密碼，有報(bào)警功能與自鎖功能?；宋?個(gè)星期的時(shí)間，希望對(duì)你有幫助。有什么問題可以來EMAIL問我哦。

  標(biāo)簽： VHDL EDA 電子密碼鎖

  上傳時(shí)間： 2014-01-03

  上傳用戶：123啊

• 一個(gè)簡單的用VHDL寫的計(jì)秒功能的小程序.免費(fèi)下載

  資源簡介：一個(gè)簡單的用VHDL寫的計(jì)秒功能的小程序.

  標(biāo)簽： VHDL 程序

  上傳時(shí)間： 2014-01-24

  上傳用戶：lmeeworm

• 自己用VHDL寫的并行乘法累加和元算免費(fèi)下載

  資源簡介：自己用VHDL寫的并行乘法累加和元算，很好用，我在開發(fā)中經(jīng)常直接調(diào)用

  標(biāo)簽： VHDL 并行 乘法

  上傳時(shí)間： 2013-12-23

  上傳用戶：rishian

• 用VHDL寫的一個(gè)小游戲免費(fèi)下載

  資源簡介：用VHDL寫的一個(gè)小游戲，能夠支持視頻顯示，對(duì)初學(xué)者有些幫助吧

  標(biāo)簽： VHDL 小游戲

  上傳時(shí)間： 2014-11-04

  上傳用戶：gxrui1991