關(guān)于FFT實(shí)現(xiàn)的Verilog代碼,
資源簡(jiǎn)介:關(guān)于FFT實(shí)現(xiàn)的Verilog代碼,
上傳時(shí)間: 2016-04-11
上傳用戶:腳趾頭
資源簡(jiǎn)介:一個(gè)關(guān)于DES算法的Verilog語(yǔ)言實(shí)現(xiàn),包括了各個(gè)實(shí)現(xiàn)模塊以及測(cè)試模塊
上傳時(shí)間: 2014-01-23
上傳用戶:璇珠官人
資源簡(jiǎn)介:利用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算的Verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助
上傳時(shí)間: 2013-12-22
上傳用戶:gyq
資源簡(jiǎn)介:一個(gè)關(guān)于MEMORY設(shè)計(jì)的原代碼,使用Verilog編寫的 希望對(duì)大家有些幫助
上傳時(shí)間: 2013-12-24
上傳用戶:change0329
資源簡(jiǎn)介:8BIT MCU 的Verilog代碼實(shí)現(xiàn),具有一定的參考價(jià)值
上傳時(shí)間: 2015-09-20
上傳用戶:hasan2015
資源簡(jiǎn)介:FFT實(shí)現(xiàn)的C語(yǔ)言代碼!有需要的可以看看,本人自己編寫的
上傳時(shí)間: 2013-12-04
上傳用戶:baiom
資源簡(jiǎn)介:這是我下的一個(gè)用Verilog實(shí)現(xiàn)的除法代碼
上傳時(shí)間: 2015-10-01
上傳用戶:zhuoying119
資源簡(jiǎn)介:4×4鍵盤掃描的Verilog 代碼,在CPLD板上實(shí)現(xiàn)
上傳時(shí)間: 2015-12-01
上傳用戶:zhangyigenius
資源簡(jiǎn)介:用java實(shí)現(xiàn)的一系列關(guān)于樹組的基礎(chǔ)代碼。
上傳時(shí)間: 2014-08-28
上傳用戶:sevenbestfei
資源簡(jiǎn)介:實(shí)現(xiàn)簡(jiǎn)單十六位加法器及測(cè)試程序 的Verilog代碼
上傳時(shí)間: 2014-08-11
上傳用戶:
資源簡(jiǎn)介:關(guān)于網(wǎng)絡(luò)編程的在客戶端實(shí)現(xiàn)的程序代碼 歡迎大家查閱下載
上傳時(shí)間: 2014-12-07
上傳用戶:zhaiye
資源簡(jiǎn)介:是用c#實(shí)現(xiàn)的一個(gè)有關(guān)于報(bào)表設(shè)計(jì)的程序代碼,大家可以用來學(xué)習(xí)啊
上傳時(shí)間: 2016-03-28
上傳用戶:123啊
資源簡(jiǎn)介:基2-FFT算法的Matlab代碼的實(shí)現(xiàn)。其中有一個(gè)子程序可以用Matlab內(nèi)部的程序來實(shí)現(xiàn),以提高程序的運(yùn)算速度。
上傳時(shí)間: 2014-02-20
上傳用戶:bcjtao
資源簡(jiǎn)介:關(guān)于用鍵盤與FPGA通信的Verilog代碼,精辟好
上傳時(shí)間: 2013-11-29
上傳用戶:lxm
資源簡(jiǎn)介:關(guān)于波形發(fā)生功能的Verilog代碼和Quartus文件完整文檔。
上傳時(shí)間: 2016-12-27
上傳用戶:kbnswdifs
資源簡(jiǎn)介:這是我同學(xué)在上海交大實(shí)習(xí)的時(shí)候做的一個(gè)單片機(jī)的Verilog代碼實(shí)現(xiàn),希望對(duì)大家有幫助
上傳時(shí)間: 2014-01-05
上傳用戶:aa17807091
資源簡(jiǎn)介:在DSP系統(tǒng)上實(shí)現(xiàn)對(duì)音頻信號(hào)進(jìn)行FFT分析的程序代碼。在達(dá)盛科技的試驗(yàn)臺(tái)上通過。
上傳時(shí)間: 2017-07-02
上傳用戶:wys0120
資源簡(jiǎn)介:FFT算法的FPGA設(shè)計(jì)實(shí)現(xiàn)的VHDL代碼
上傳時(shí)間: 2014-11-14
上傳用戶:笨小孩
資源簡(jiǎn)介:是數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)中所有程序(書中為VHDL)的Verilog代碼,很好,很有用
上傳時(shí)間: 2014-08-17
上傳用戶:lacsx
資源簡(jiǎn)介:該文檔為用FPGA實(shí)現(xiàn)SRAM讀寫控制的Verilog代碼講解資料,講解的還不錯(cuò),感興趣的可以下載看看…………………………
上傳時(shí)間: 2021-10-21
上傳用戶:trh505
資源簡(jiǎn)介:USB主機(jī)和設(shè)備的Verilog代碼,實(shí)現(xiàn)了USB1.1協(xié)議規(guī)范的要求
上傳時(shí)間: 2015-04-09
上傳用戶:標(biāo)點(diǎn)符號(hào)
資源簡(jiǎn)介:intel 8088 架構(gòu)的Verilog代碼,可以綜合下載,在fpga上實(shí)現(xiàn)8088調(diào)試。
上傳時(shí)間: 2014-01-23
上傳用戶:luke5347
資源簡(jiǎn)介:OFDM Simulation Using Matlab 里面附有詳細(xì)關(guān)于OFDM實(shí)現(xiàn)的說明,并給出了MATLAB實(shí)現(xiàn)代碼
上傳時(shí)間: 2016-08-26
上傳用戶:784533221
資源簡(jiǎn)介:arm7內(nèi)核的Verilog代碼,可以綜合,雖有幾條指令沒有實(shí)現(xiàn),但已實(shí)現(xiàn)的功能對(duì)理解arm體系結(jié)構(gòu)已足夠
上傳時(shí)間: 2016-10-13
上傳用戶:zhangyi99104144
資源簡(jiǎn)介:lcd驅(qū)動(dòng)程序的Verilog代碼,最基礎(chǔ)的功能實(shí)現(xiàn),rt1602
上傳時(shí)間: 2017-09-11
上傳用戶:hasan2015
資源簡(jiǎn)介:關(guān)于曼徹斯特編解碼Verilog代碼,適合感興趣的學(xué)習(xí)者學(xué)習(xí),可以提高自己的能力,大家可以多交流哈
上傳時(shí)間: 2022-05-22
上傳用戶:kent
資源簡(jiǎn)介:·詳細(xì)說明:MPEG4實(shí)現(xiàn)的軟件代碼,極具參考價(jià)值-code of software to implement mpeg4, valuable to be refrenced?文件列表: ? mpeg-4 tts ? ..........\source ? ..........\......\AboutDlg.cpp ? ..........\...
上傳時(shí)間: 2013-04-24
上傳用戶:guanliya
資源簡(jiǎn)介:FPGA開發(fā)板上寫的Verilog代碼:\r\n功能是從電腦端發(fā)送一個(gè)字節(jié),然后把它接收回來。\r\n
上傳時(shí)間: 2013-08-15
上傳用戶:copu
資源簡(jiǎn)介:pc104接口的Verilog代碼,僅供參考
上傳時(shí)間: 2013-09-03
上傳用戶:chukeey
資源簡(jiǎn)介:FIFO的Verilog代碼
上傳時(shí)間: 2013-11-22
上傳用戶:不懂夜的黑