小例子,關(guān)于Verilog HDL語(yǔ)言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.
資源簡(jiǎn)介：小例子,關(guān)于Verilog HDL語(yǔ)言的一些小練習(xí),可供參考.
上傳時(shí)間： 2016-04-18
上傳用戶：youlongjian0
資源簡(jiǎn)介：小例子,關(guān)于Verilog HDL語(yǔ)言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.
上傳時(shí)間： 2016-04-18
上傳用戶：英雄
資源簡(jiǎn)介：小例子,關(guān)于Verilog HDL語(yǔ)言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.
上傳時(shí)間： 2013-12-05
上傳用戶：xymbian
資源簡(jiǎn)介：小例子,關(guān)于Verilog HDL語(yǔ)言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.
上傳時(shí)間： 2013-12-22
上傳用戶：2525775
資源簡(jiǎn)介：小例子,關(guān)于Verilog HDL語(yǔ)言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.
上傳時(shí)間： 2016-04-18
上傳用戶：yepeng139
資源簡(jiǎn)介：這是華為使用的內(nèi)部培訓(xùn)教程！ 本文主要介紹了Verilog HDL 語(yǔ)言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌 HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語(yǔ)言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并 夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog HDL建模。
上傳時(shí)間： 2016-05-20
上傳用戶：it男一枚
資源簡(jiǎn)介：這是一個(gè)Verilog HDL 語(yǔ)言的例子，在CPLD器件EPM240上實(shí)現(xiàn)了 RS232協(xié)議、按鍵處理、LED數(shù)碼管顯示和每秒加1數(shù)碼顯示。使用quartus ii 7.0 以上打開.
上傳時(shí)間： 2017-03-06
上傳用戶：lizhen9880
資源簡(jiǎn)介：用Verilog HDL編寫的一些例程，包括加法器/減法器等等，例子較多就不一一列舉了
上傳時(shí)間： 2013-12-20
上傳用戶：fhzm5658
資源簡(jiǎn)介：本原碼是基于Verilog HDL語(yǔ)言的FPGA原程序，主要用于測(cè)頻率，特點(diǎn)主要是可以更快地測(cè)頻。實(shí)時(shí)性更高。
上傳時(shí)間： 2013-09-01
上傳用戶：1417818867
資源簡(jiǎn)介：HDL 編碼風(fēng)格與編碼指導(dǎo),介紹了詳細(xì)的vHDL和Verilog HDL語(yǔ)言的編程風(fēng)格
上傳時(shí)間： 2014-01-05
上傳用戶：古谷仁美
資源簡(jiǎn)介：本原碼是基于Verilog HDL語(yǔ)言的FPGA原程序，主要用于測(cè)頻率，特點(diǎn)主要是可以更快地測(cè)頻。實(shí)時(shí)性更高。
上傳時(shí)間： 2015-08-04
上傳用戶：15071087253
資源簡(jiǎn)介：vHDL語(yǔ)言例程集錦,關(guān)于VHDL的一些事例程序,可供初學(xué)人學(xué)習(xí)
上傳時(shí)間： 2014-01-17
上傳用戶：來(lái)茴
資源簡(jiǎn)介：關(guān)于中間件學(xué)習(xí)的一些例子 關(guān)于中間件學(xué)習(xí)的一些例子
上傳時(shí)間： 2016-03-19
上傳用戶：米卡
資源簡(jiǎn)介：關(guān)于中間件學(xué)習(xí)的一些例子 關(guān)于中間件學(xué)習(xí)的一些例子
上傳時(shí)間： 2013-12-27
上傳用戶：1966640071
資源簡(jiǎn)介：關(guān)于嵌入式C語(yǔ)言的一些精華資料，搜集于網(wǎng)絡(luò)，現(xiàn)分享給大家！
上傳時(shí)間： 2014-11-04
上傳用戶：xuanjie
資源簡(jiǎn)介：Verilog HDL語(yǔ)言的PPT教程。包括簡(jiǎn)介、邏輯概念、語(yǔ)法和示例。
上傳時(shí)間： 2013-12-08
上傳用戶：liglechongchong
資源簡(jiǎn)介：這是一本關(guān)于Verilog編程語(yǔ)言的教程,對(duì)學(xué)習(xí)Verilog語(yǔ)言有幫助
上傳時(shí)間： 2016-09-05
上傳用戶：cc1915
資源簡(jiǎn)介：Verilog HDL語(yǔ)言的常用除法器設(shè)計(jì)，可使用modelsim進(jìn)行仿真
上傳時(shí)間： 2013-12-17
上傳用戶：Zxcvbnm
資源簡(jiǎn)介：vHDL語(yǔ)言 和Verilog HDL語(yǔ)言的測(cè)試程序編寫
上傳時(shí)間： 2014-01-21
上傳用戶：270189020
資源簡(jiǎn)介：C語(yǔ)言的一些小程序，有一些經(jīng)典的程序段，自己分析，適合初學(xué)者。
上傳時(shí)間： 2017-04-01
上傳用戶：fxf126@126.com
資源簡(jiǎn)介：C語(yǔ)言的一些小程序，有一些經(jīng)典的程序段，自己分析，適合初學(xué)者。共分5卷-卷1
上傳時(shí)間： 2013-12-31
上傳用戶：colinal
資源簡(jiǎn)介：C語(yǔ)言的一些小程序，有一些經(jīng)典的程序段，自己分析，適合初學(xué)者。共分5卷-卷1
上傳時(shí)間： 2014-11-26
上傳用戶：dongbaobao
資源簡(jiǎn)介：C語(yǔ)言的一些小程序，有一些經(jīng)典的程序段，自己分析，適合初學(xué)者。共分5卷-卷1
上傳時(shí)間： 2014-01-01
上傳用戶：songyue1991
資源簡(jiǎn)介：本文介紹Verilog HDL語(yǔ)言的發(fā)展歷史和它的主要能力。并對(duì)各種使用進(jìn)行詳細(xì)講解。
上傳時(shí)間： 2017-04-04
上傳用戶：s363994250
資源簡(jiǎn)介：基于Verilog-HDL語(yǔ)言的時(shí)鐘設(shè)計(jì)這是一份非常不錯(cuò)的資料，歡迎下載，希望對(duì)您有幫助！
上傳時(shí)間： 2021-12-20
上傳用戶：
資源簡(jiǎn)介：c語(yǔ)言的一些簡(jiǎn)單程序，供出學(xué)者參考，請(qǐng)有經(jīng)驗(yàn)的多多指教
上傳時(shí)間： 2013-12-09
上傳用戶：tfyt
資源簡(jiǎn)介：這是我在arm2410上移植medplay時(shí)的參考資料,及一些特殊錯(cuò)誤的解決方法,上面有中嵌medplay移植植的PPT文檔,可供初學(xué)者一天內(nèi)完成medplay移植
上傳時(shí)間： 2014-01-25
上傳用戶：二驅(qū)蚊器
資源簡(jiǎn)介：java 開發(fā)的圍棋打譜程序 可供大家做參考
上傳時(shí)間： 2016-05-07
上傳用戶：sardinescn
資源簡(jiǎn)介：嵌入式系統(tǒng)的移植文檔,可供大家學(xué)習(xí)參考
上傳時(shí)間： 2016-08-05
上傳用戶：yan2267246
資源簡(jiǎn)介：采用 Verilog HDL 語(yǔ)言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計(jì),以及在與其它各種數(shù)字邏輯設(shè)計(jì)方法的比較下,顯示出使用Verilog
上傳時(shí)間： 2013-07-06
上傳用戶：也一樣請(qǐng)求
