本書系統地介紹了一種硬件描述語言 - 免費下載

VHDL/FPGA/Verilog資源 文件大小:18256 K

?? 資源詳細信息

文件格式
RAR
所屬分類
上傳用戶
上傳時間
文件大小
18256 K
所需積分
2 積分
推薦指數
????? (5/5)

?? 溫馨提示:本資源由用戶 lidaniel 上傳分享,僅供學習交流使用。如有侵權,請聯系我們刪除。

資源簡介

本書系統地介紹了一種硬件描述語言,即VHDL語言設計數字邏輯電路和數字系統的新方法。這是電子電路設計方法上一次革命性的變化,也是邁向21世紀的電子工程師所必須掌握的專門知識。本書共分12章,第l章---第8章主要介紹VHDL語言的基本知識和使用VHDL語言設計簡單邏輯電路的基本方法;第9章和第10章分別以定時器和接口電路設計為例,詳述了用VHDL語言設計復雜電路的步驟和過程;第11章簡單介紹了VHDL語言93版和87版的主要區別;第12章介紹了MAX+plus II的使用說明。 本書以數字邏輯電路設計為主線,用對比手法來說明數字邏輯電路的電原理圖和VHDL語言程序之間的對應關系,并列舉了眾多的實例。另外,還對設計中的有關技術,如仿真、綜合等作了相應說明。本書簡明扼要,易讀易懂。它可作為大學本科和研究生的教科書,也可以作為一般從事電子電路設計工程師的自學參考書。

源碼文件列表

?? 共 4 個源碼文件 點擊文件名可在線查看源代碼

??
溫馨提示:點擊文件名或"查看源碼"按鈕可在線瀏覽源代碼,支持語法高亮顯示。

立即下載此資源

提示:下載后請用壓縮軟件解壓,推薦使用 WinRAR 或 7-Zip

資源說明

?? 下載說明

  • 下載需消耗 2積分
  • 24小時內重復下載不扣分
  • 支持斷點續傳
  • 資源永久有效

?? 使用說明

  • 下載后用解壓軟件解壓
  • 推薦 WinRAR 或 7-Zip
  • 如有密碼請查看說明
  • 解壓后即可使用

?? 積分獲取

  • 上傳資源獲得積分
  • 每日簽到免費領取
  • 邀請好友注冊獎勵
  • 查看詳情 →

相關標簽

點擊標簽查看更多相關資源:

相關資源推薦