相 關(guān) 資 源

• verilog實(shí)現(xiàn)的異步UART代碼免費(fèi)下載

  資源簡(jiǎn)介：verilog實(shí)現(xiàn)的異步UART代碼，包括發(fā)送模塊、接收模塊，波特率可配置，另附PC機(jī)的c代碼

  標(biāo)簽： verilog UART 代碼

  上傳時(shí)間： 2016-05-11

  上傳用戶：wxhwjf

• 這是一個(gè)用verilog實(shí)現(xiàn)的除法器代碼。免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)用verilog實(shí)現(xiàn)的除法器代碼。

  標(biāo)簽： verilog 除法器 代碼

  上傳時(shí)間： 2013-12-28

  上傳用戶：wmwai1314

• 此代碼是用verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).免費(fèi)下載

  資源簡(jiǎn)介：此代碼是用verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).

  標(biāo)簽： verilog 以太網(wǎng)接口 代碼 修改

  上傳時(shí)間： 2014-01-20

  上傳用戶：zhichenglu

• 這是我下的一個(gè)用verilog實(shí)現(xiàn)的除法代碼免費(fèi)下載

  資源簡(jiǎn)介：這是我下的一個(gè)用verilog實(shí)現(xiàn)的除法代碼

  標(biāo)簽： verilog 除法 代碼

  上傳時(shí)間： 2015-10-01

  上傳用戶：zhuoying119

• 用verilog實(shí)現(xiàn)的串口異步通信免費(fèi)下載

  資源簡(jiǎn)介：用verilog實(shí)現(xiàn)的串口異步通信，適用于RS232

  標(biāo)簽： verilog 串口 異步通信

  上傳時(shí)間： 2016-03-31

  上傳用戶：tb_6877751

• 一個(gè)用verilog實(shí)現(xiàn)的fpga上的UART接口模塊免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用verilog實(shí)現(xiàn)的fpga上的UART接口模塊，包括測(cè)試模塊和實(shí)體，并實(shí)現(xiàn)了輸出接口和狀態(tài)接口。

  標(biāo)簽： verilog fpga UART 接口模塊

  上傳時(shí)間： 2014-07-19

  上傳用戶：gengxiaochao

• verilog實(shí)現(xiàn)的以太網(wǎng)接口源程序代碼免費(fèi)下載

  資源簡(jiǎn)介：verilog實(shí)現(xiàn)的以太網(wǎng)接口源程序代碼

  標(biāo)簽： verilog 以太網(wǎng)接口 代碼 源程序

  上傳時(shí)間： 2016-06-13

  上傳用戶：manking0408

• 基于verilog HDL的異步FIFO設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于verilog HDL的異步FIFO設(shè)計(jì)與實(shí)現(xiàn)

  標(biāo)簽： verilog FIFO HDL

  上傳時(shí)間： 2013-12-19

  上傳用戶：a3318966

• 用軟件實(shí)現(xiàn)的異步串行口源程序代碼 用軟件實(shí)現(xiàn)的異步串行口源程序代碼免費(fèi)下載

  資源簡(jiǎn)介：用軟件實(shí)現(xiàn)的異步串行口源程序代碼 用軟件實(shí)現(xiàn)的異步串行口源程序代碼

  標(biāo)簽： 軟件實(shí)現(xiàn) 異步串行 代碼 源程序

  上傳時(shí)間： 2016-10-12

  上傳用戶：huql11633

• 用軟件實(shí)現(xiàn)的異步串行口源程序代碼 速度還可以免費(fèi)下載

  資源簡(jiǎn)介：用軟件實(shí)現(xiàn)的異步串行口源程序代碼 速度還可以

  標(biāo)簽： 軟件實(shí)現(xiàn) 異步串行 代碼 源程序

  上傳時(shí)間： 2014-01-11

  上傳用戶：diets

• verilog實(shí)現(xiàn)的FPGA三態(tài)以太網(wǎng)鏈路層通信代碼免費(fèi)下載

  資源簡(jiǎn)介：verilog實(shí)現(xiàn)的FPGA三態(tài)以太網(wǎng)鏈路層通信代碼.

  標(biāo)簽： verilog fpga 以太網(wǎng) 通信

  上傳時(shí)間： 2022-04-24

  上傳用戶：

• verilog 編寫的tiny cpu 代碼免費(fèi)下載

  資源簡(jiǎn)介：verilog 編寫的tiny cpu 代碼，可實(shí)現(xiàn)簡(jiǎn)單的指令和計(jì)算

  標(biāo)簽： verilog tiny cpu 編寫

  上傳時(shí)間： 2017-02-03

  上傳用戶：lijianyu172

• 用verilog實(shí)現(xiàn)的以太網(wǎng)接口免費(fèi)下載

  資源簡(jiǎn)介：用verilog實(shí)現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!

  標(biāo)簽： verilog 以太網(wǎng)接口

  上傳時(shí)間： 2013-07-13

  上傳用戶：LSPSL

• 用verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序免費(fèi)下載

  資源簡(jiǎn)介：用verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過

  標(biāo)簽： verilog 串口 收發(fā) 數(shù)據(jù)

  上傳時(shí)間： 2013-08-21

  上傳用戶：lixinxiang

• verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊免費(fèi)下載

  資源簡(jiǎn)介：verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測(cè)量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，單片機(jī)進(jìn)行計(jì)算和顯示。

  標(biāo)簽： verilog DDS 正弦信號(hào)發(fā)生器 模塊

  上傳時(shí)間： 2013-08-28

  上傳用戶：asdfasdfd

• vc下實(shí)現(xiàn)的最優(yōu)化程序代碼免費(fèi)下載

  資源簡(jiǎn)介：vc下實(shí)現(xiàn)的最優(yōu)化程序代碼

  標(biāo)簽： 程序 代碼

  上傳時(shí)間： 2013-12-12

  上傳用戶：1427796291

• verilog 實(shí)現(xiàn)的jtag ip模塊 包括了測(cè)試程序免費(fèi)下載

  資源簡(jiǎn)介：verilog 實(shí)現(xiàn)的jtag ip模塊 包括了測(cè)試程序

  標(biāo)簽： verilog jtag 模塊 測(cè)試程序

  上傳時(shí)間： 2014-12-08

  上傳用戶：葉山豪

• 使用ATtiny26芯片實(shí)現(xiàn)的PWM輸出代碼免費(fèi)下載

  資源簡(jiǎn)介：使用ATtiny26芯片實(shí)現(xiàn)的PWM輸出代碼，是ATMEL公司提供的使用AVR系列芯片的硬件PWM引腳輸出的一個(gè)典型范例。

  標(biāo)簽： ATtiny PWM 26 芯片

  上傳時(shí)間： 2015-04-28

  上傳用戶：shizhanincc

• 用verilog實(shí)現(xiàn)的四乘四鍵盤程序,在QUARTus II上編譯通過并成功免費(fèi)下載

  資源簡(jiǎn)介：用verilog實(shí)現(xiàn)的四乘四鍵盤程序,在QUARTus II上編譯通過并成功

  標(biāo)簽： verilog QUARTus 鍵盤程序 編譯

  上傳時(shí)間： 2015-05-13

  上傳用戶：ruan2570406

• 通過89s51實(shí)現(xiàn)的模擬鍵盤代碼免費(fèi)下載

  資源簡(jiǎn)介：通過89s51實(shí)現(xiàn)的模擬鍵盤代碼，模擬ps2協(xié)議，可以與計(jì)算機(jī)相連實(shí)現(xiàn)鍵盤的功能，在keil c下開發(fā)的。

  標(biāo)簽： 89s51 模擬 代碼 鍵盤

  上傳時(shí)間： 2013-12-25

  上傳用戶：1427796291

• j2me實(shí)現(xiàn)的移動(dòng)機(jī)器人代碼（Java實(shí)現(xiàn)）免費(fèi)下載

  資源簡(jiǎn)介：j2me實(shí)現(xiàn)的移動(dòng)機(jī)器人代碼（Java實(shí)現(xiàn)）

  標(biāo)簽： j2me Java 移動(dòng)機(jī)器人 代碼

  上傳時(shí)間： 2015-07-01

  上傳用戶：BIBI

• asp實(shí)現(xiàn)的一個(gè)MD5代碼免費(fèi)下載

  資源簡(jiǎn)介：asp實(shí)現(xiàn)的一個(gè)MD5代碼，且具有具體的使用方法。 把文件最后幾行刪除，把文件改名為.asp就行了。

  標(biāo)簽： asp MD5 代碼

  上傳時(shí)間： 2014-07-15

  上傳用戶：jkhjkh1982

• 1為電壓轉(zhuǎn)換裝置實(shí)現(xiàn)的原程序代碼 2采用匯編語言 3在偉服6000的開發(fā)軟件下編譯執(zhí)行免費(fèi)下載

  資源簡(jiǎn)介：1為電壓轉(zhuǎn)換裝置實(shí)現(xiàn)的原程序代碼 2采用匯編語言 3在偉服6000的開發(fā)軟件下編譯執(zhí)行

  標(biāo)簽： 6000 電壓轉(zhuǎn)換 代碼 下編譯

  上傳時(shí)間： 2015-08-23

  上傳用戶：gxf2016

• FFT實(shí)現(xiàn)的C語言代碼!有需要的可以看看,本人自己編寫的免費(fèi)下載

  資源簡(jiǎn)介：FFT實(shí)現(xiàn)的C語言代碼!有需要的可以看看,本人自己編寫的

  標(biāo)簽： FFT C語言代碼 編寫

  上傳時(shí)間： 2013-12-04

  上傳用戶：baiom

• 基于FPGA的2048點(diǎn)FFT的verilog實(shí)現(xiàn)的源代碼。免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的2048點(diǎn)FFT的verilog實(shí)現(xiàn)的源代碼。

  標(biāo)簽： verilog FPGA 2048 FFT

  上傳時(shí)間： 2014-12-02

  上傳用戶：GavinNeko

• vb實(shí)現(xiàn)的公交換乘代碼 基于公路網(wǎng) 的換乘免費(fèi)下載

  資源簡(jiǎn)介：vb實(shí)現(xiàn)的公交換乘代碼 基于公路網(wǎng) 的換乘

  標(biāo)簽： 代碼 路網(wǎng)

  上傳時(shí)間： 2015-10-20

  上傳用戶：zhangliming420

• 用VHDL和verilog實(shí)現(xiàn)的四人搶答器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL和verilog實(shí)現(xiàn)的四人搶答器

  標(biāo)簽： verilog VHDL 搶答器

  上傳時(shí)間： 2015-11-15

  上傳用戶：redmoons

• 用JAVA實(shí)現(xiàn)的TFTP原代碼不錯(cuò)的東西免費(fèi)下載

  資源簡(jiǎn)介：用JAVA實(shí)現(xiàn)的TFTP原代碼不錯(cuò)的東西，大家可以試試，

  標(biāo)簽： JAVA TFTP 代碼

  上傳時(shí)間： 2014-12-06

  上傳用戶：woshiayin

• verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊免費(fèi)下載

  資源簡(jiǎn)介：verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測(cè)量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，單片機(jī)進(jìn)行計(jì)算和顯示。

  標(biāo)簽： verilog DDS 正弦信號(hào)發(fā)生器 模塊

  上傳時(shí)間： 2013-12-09

  上傳用戶：epson850

• 本文件中包含了多個(gè)verilog實(shí)現(xiàn)的實(shí)用小程序免費(fèi)下載

  資源簡(jiǎn)介：本文件中包含了多個(gè)verilog實(shí)現(xiàn)的實(shí)用小程序，幫助初學(xué)者學(xué)習(xí)verilog語言。

  標(biāo)簽： verilog 程序

  上傳時(shí)間： 2016-01-07

  上傳用戶：ztj182002