亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 除法器的設計本文所采用的除法原理是:對于八位無符號被除數A

除法器的設計本文所采用的除法原理是:對于八位無符號被除數A

  • 資源大小:2 K
  • 上傳時間: 2014-11-23
  • 上傳用戶:yangbaochun
  • 資源積分:2 下載積分
  • 標      簽: 除法器 除法 符號

資 源 簡 介

除法器的設計本文所采用的除法原理是:對于八位無符號被除數A,先對A轉換成高八位是0低八位是A的數C,在時鐘脈沖的每個上升沿C 向左移動一位,最后一位補零,同時判斷C的高八位是否大于除數B,如是則C的高八位減去B,同時進行移位操作,將C的第二位置1。否則,繼續移位操作。經過八個周期后,所得到的C的高八位為余數,第八位為商。從圖(1)可清楚地看出此除法器的工作原理。此除法器主要包括比較器、減法器、移位器、控制器等模塊。

相 關 資 源

您 可 能 感 興 趣 的

主站蜘蛛池模板: 刚察县| 多伦县| 邵阳市| 德兴市| 正宁县| 安庆市| 苏州市| 安西县| 名山县| 昌都县| 鄂州市| 西贡区| 灌南县| 凤台县| 库尔勒市| 犍为县| 静安区| 香格里拉县| 诸城市| 贵州省| 麻栗坡县| 虞城县| 海口市| 田阳县| 安塞县| 莱芜市| 巴东县| 靖西县| 井冈山市| 宽甸| 堆龙德庆县| 博客| 彭山县| 甘谷县| 玉门市| 民和| 涡阳县| 木兰县| 芦山县| 紫阳县| 饶河县|