亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 除法器的設計本文所采用的除法原理是:對于八位無符號被除數A

除法器的設計本文所采用的除法原理是:對于八位無符號被除數A

  • 資源大小:2 K
  • 上傳時間: 2014-11-23
  • 上傳用戶:yangbaochun
  • 資源積分:2 下載積分
  • 標      簽: 除法器 除法 符號

資 源 簡 介

除法器的設計本文所采用的除法原理是:對于八位無符號被除數A,先對A轉換成高八位是0低八位是A的數C,在時鐘脈沖的每個上升沿C 向左移動一位,最后一位補零,同時判斷C的高八位是否大于除數B,如是則C的高八位減去B,同時進行移位操作,將C的第二位置1。否則,繼續移位操作。經過八個周期后,所得到的C的高八位為余數,第八位為商。從圖(1)可清楚地看出此除法器的工作原理。此除法器主要包括比較器、減法器、移位器、控制器等模塊。

相 關 資 源

主站蜘蛛池模板: 眉山市| 阿拉善右旗| 柞水县| 呈贡县| 城步| 平原县| 双辽市| 黔西| 虞城县| 鹤壁市| 六盘水市| 犍为县| 岳阳市| 吴川市| 大庆市| 临沧市| 德阳市| 德清县| 阳朔县| 安新县| 石台县| 怀集县| 合川市| 德钦县| 离岛区| 嘉义市| 万盛区| 济宁市| 耒阳市| 中牟县| 太原市| 阜新| 确山县| 安西县| 灵山县| 咸丰县| 景洪市| 南木林县| 友谊县| 锡林浩特市| 东光县|