亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 實現(xiàn)RAKE接收機的最大比合并準(zhǔn)則

實現(xiàn)RAKE接收機的最大比合并準(zhǔn)則

  • 資源大小:3 K
  • 上傳時間: 2014-01-04
  • 上傳用戶:xufengping716
  • 資源積分:2 下載積分
  • 標(biāo)      簽: RAKE 接收機 合并 準(zhǔn)則

資 源 簡 介

實現(xiàn)RAKE接收機的最大比合并準(zhǔn)則,輸入位寬16比特。

相 關(guān) 資 源

主站蜘蛛池模板: 东平县| 嵊泗县| 北辰区| 兴和县| 霸州市| 永和县| 哈密市| 南投市| 龙江县| 原平市| 清丰县| 文成县| 肇东市| 太仆寺旗| 运城市| 扶余县| 壤塘县| 简阳市| 颍上县| 喀什市| 凤阳县| 江口县| 赤城县| 庆安县| 台北县| 河东区| 锡林郭勒盟| 凤凰县| 西畴县| 兴和县| 上林县| 高邑县| 平远县| 金溪县| 泸西县| 富顺县| 新泰市| 佛学| 陵水| 延津县| 平潭县|