多路選擇器 verilog CPLD EPM1270 源代碼
資源簡介:多路選擇器 verilog CPLD EPM1270 源代碼
上傳時間: 2016-11-24
上傳用戶:xcy122677
資源簡介:8位優(yōu)先編碼器 verilog CPLD EPM1270 源代碼
上傳時間: 2013-12-18
上傳用戶:gtf1207
資源簡介:三種方法編寫多路選擇器的VHDL源代碼 分別使用if else ,select ,when 語句
上傳時間: 2013-12-24
上傳用戶:lingzhichao
資源簡介:這是我最近買的一套CPLD開發(fā)板VHDL源程序并附上開發(fā)板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態(tài)機,四位比較器,7段數(shù)碼管,i2c總線,lcd液晶顯示,撥碼開關,串口,蜂鳴器,矩陣鍵盤,跑...
上傳時間: 2015-07-23
上傳用戶:李夢晗
資源簡介:FPGA開發(fā)板配套verilog HDL代碼。芯片為Mars EP1C6F。是基礎實驗的源碼。包括加法器、減法器、乘法器、多路選擇器等。
上傳時間: 2014-11-10
上傳用戶:15736969615
資源簡介:多路選擇器(MUX)verilog hdl 多路選擇器(MUX)verilog hdl
上傳時間: 2017-09-05
上傳用戶:klin3139
資源簡介:內附多路選擇器,74系列芯片VHDL源碼,加法器,F(xiàn)IR,比較器等大量例子,對初學VHDL語言很有好處。可用maxplus,quartus,synplicity等綜合軟件進行調試
上傳時間: 2013-12-26
上傳用戶:ma1301115706
資源簡介:最高優(yōu)先級編碼器 8位相等比較器 三人表決器(三種不同的描述方式) 加法器描述 8位總線收發(fā)器:74245 (注2) 地址譯碼(for m68008) 多路選擇器(使用select語句) LED七段譯碼 多路選擇器(使用if-else語句) 雙2-4譯碼器:74139 多路選擇器...
上傳時間: 2015-04-11
上傳用戶:tianyi223
資源簡介:[VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數(shù)碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內部三態(tài)總線][8--含清零和同步時鐘使能的4位加法計數(shù)器][9--數(shù)控分頻器][1...
上傳時間: 2014-09-06
上傳用戶:han_zh
資源簡介:本文件包括多路選擇器器建模,譯碼器實驗程序,加法器實驗程序,比較器實驗程序,計數(shù)器建模,I2C接口標準建模源碼,串行接口RS232標準建模源碼標準,LCM建模源碼,時鐘6分頻源碼,串并轉化源碼。 ,對于硬件設計初學者來說有一定的參考價值。
上傳時間: 2014-01-21
上傳用戶:stvnash
資源簡介:乘法器 verilog CPLD EPM1270 源代碼
上傳時間: 2016-11-24
上傳用戶:牛布牛
資源簡介:除法器實驗 verilog CPLD EPM1270 源代碼
上傳時間: 2016-11-24
上傳用戶:離殤
資源簡介:模擬交通燈 verilog CPLD EPM1270 源代碼
上傳時間: 2016-11-24
上傳用戶:ljmwh2000
資源簡介:串口通訊 verilog CPLD EPM1270 源代碼
上傳時間: 2016-11-24
上傳用戶:thuyenvinh
資源簡介:多路選擇器是一個多輸入,單輸出的組合邏輯電路,在算法電路的實現(xiàn)中常用來根據(jù)地址碼來調度數(shù)據(jù)。
上傳時間: 2014-01-22
上傳用戶:AbuGe
資源簡介:2選1多路選擇器的VHDL完整描述,即可以直接綜合出實現(xiàn)相應功能的邏輯電路及其功能器件。圖6-1是此描述對應的邏輯圖或者器件圖
上傳時間: 2017-01-24
上傳用戶:源弋弋
資源簡介:軟件的使用程序并附上開發(fā)板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優(yōu)先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態(tài)機,
上傳時間: 2014-01-05
上傳用戶:xzt
資源簡介:一個4路選擇器的東西 程序 源代碼都在 大家可以看看是不是可以用用 幫幫忙吧
上傳時間: 2013-12-08
上傳用戶:410805624
資源簡介:一個比較簡單的2選1多路選擇器,初學者可以借以熟悉軟件
上傳時間: 2014-01-03
上傳用戶:集美慧
資源簡介:FPGA 開發(fā)板源碼。芯片為Mars EP1C6F.VHDL語言。可實現(xiàn)一些基本的功能。如乘法器、加法器、多路選擇器等。
上傳時間: 2017-05-25
上傳用戶:shizhanincc
資源簡介:這是一個用vhdl硬件描述語言實現(xiàn)的乘法器而不是多路選擇器
上傳時間: 2013-12-31
上傳用戶:songyue1991
資源簡介:verilog hdl寫的利用fpga控制ad7865進行多路ad數(shù)據(jù)采集的程序源代碼。
上傳時間: 2016-03-09
上傳用戶:希醬大魔王
資源簡介:數(shù)字系統(tǒng)設計中的全加器、10進制計數(shù)器、2-4譯碼器、摩爾狀態(tài)機、2-1路選擇器的源代碼
上傳時間: 2014-01-06
上傳用戶:許小華
資源簡介:基于VHDL的二路選擇器實驗,適合感興趣的學習者學習,可以提高自己的能力,大家可以多交流哈
上傳時間: 2022-05-10
上傳用戶:
資源簡介:數(shù)據(jù)結構多路選擇算法
上傳時間: 2015-03-01
上傳用戶:familiarsmile
資源簡介:視頻選擇卡設計原理圖 使用該原理圖設計一個多路選擇的視頻切換卡
上傳時間: 2013-12-14
上傳用戶:CSUSheep
資源簡介:紅外遙控多路搶答器的設計,方案簡便,實用,易于制作
上傳時間: 2016-06-03
上傳用戶:極客
資源簡介:二選一多路選擇開關,實現(xiàn)對信號的采集,分類。
上傳時間: 2016-11-23
上傳用戶:zhliu007
資源簡介:vhdl語言的100個例子 VHDL語言100例 第1例 帶控制端口的加法器 第2例 無控制端口的加法器 第3例 乘法器 第4例 比較器 第5例 二路選擇器 第6例 寄存器 第7例 移位寄存器 第8例 綜合單元庫 第9例 七值邏輯與基本數(shù)據(jù)類型 第10例 函數(shù)
上傳時間: 2013-12-13
上傳用戶:古谷仁美
資源簡介:用verlog語言編的一些基礎實驗,適合于FPGA/CPLD的初學者。內容包括8位優(yōu)先編碼器,乘法器,除法器,多路選擇器,二進制轉BCD碼,加法器,減法器等等。
上傳時間: 2013-12-29
上傳用戶:siguazgb