主時鐘為15.36MHz的帶選通的8位輸出分頻器，可得到100Hz,120Hz,1kHz,10kHz的頻率
資源簡介：主時鐘為15.36MHz的帶選通的8位輸出分頻器，可得到100Hz,120Hz,1kHz,10kHz的頻率
上傳時間： 2016-11-28
上傳用戶：lizhen9880
資源簡介：介紹了各種分頻器的設(shè)計，VHDL描述。包括偶數(shù)分頻器，奇數(shù)分頻器，辦整數(shù)分頻器
上傳時間： 2017-05-18
上傳用戶：haohaoxuexi
資源簡介：采用VHDL語言設(shè)計一個4通道的數(shù)據(jù)采集控制模塊。系統(tǒng)的功能描述如下： 1.系統(tǒng)主時鐘為100 MHz。 2.數(shù)據(jù)為16位-數(shù)據(jù)線上連續(xù)2次00FF后數(shù)據(jù)傳輸開始。 3.系統(tǒng)內(nèi)部總線寬度為8位。 4.共有4個通道（ch1、ch2、ch3、ch4），每個通道配備100 Bytes的RAM，當(dāng)存滿...
上傳時間： 2013-12-25
上傳用戶：zycidjl
資源簡介：TLC549是一種采用8位逐次逼近式工作的A/D轉(zhuǎn)換器。內(nèi)部包含系統(tǒng)時鐘、采樣和保持、8位A/D轉(zhuǎn)換器、數(shù)據(jù)寄存器以及控制邏輯電路。TLC549每25uS重復(fù)一次“輸入—轉(zhuǎn)換—輸出”。器件有兩個控制輸入：I/O CLOCK和片選（CS）。 內(nèi)部系統(tǒng)時鐘和I/O CLOCK可獨立使用...
上傳時間： 2014-01-17
上傳用戶：qiaoyue
資源簡介：自己做的VHDL交通燈控制器；分頻器、信號控制器、時鐘模塊；EDA； 通過了仿真、運行。時間可以設(shè)置為隨意的兩位數(shù).
上傳時間： 2017-08-10
上傳用戶：ghostparker
資源簡介：基于SPCE061A的帶語音功能的超聲波測距系統(tǒng)的源代碼，凌陽科技大學(xué)計劃
上傳時間： 2015-09-15
上傳用戶：水口鴻勝電器
資源簡介：線程安全的帶索引功能的對象集合類，低層為STL。
上傳時間： 2015-12-05
上傳用戶：chenxichenyue
資源簡介：用C語言實現(xiàn)的猴子選大王的程序，用鏈表存儲猴子的號碼，按照一點的規(guī)則篩選猴子，每淘汰一個猴子則刪除其號碼，直至只剩一個猴子，即為大王。
上傳時間： 2014-01-26
上傳用戶：zukfu
資源簡介：ZLG7290是串口的可以帶64個按鍵,8位數(shù)碼管顯示的芯片,由于它的震蕩電路是晶振,所以比7279穩(wěn)定(7279是RC震蕩)
上傳時間： 2015-04-22
上傳用戶：黑漆漆
資源簡介：帶分頻器的bcd計數(shù)電路設(shè)計，verilog源碼
上傳時間： 2014-01-14
上傳用戶：s363994250
資源簡介：這是黑龍江大學(xué)自控理論專業(yè)同學(xué)在最優(yōu)估計課程當(dāng)中用matlab編寫的帶遺忘因子的最小二乘法!
上傳時間： 2015-05-17
上傳用戶：541657925
資源簡介：這是用VHDL 語言編寫的參數(shù)可以直接設(shè)置的2n倍時鐘分頻器，在運用時，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當(dāng)前工程便可以直接調(diào)用clk_div2n.bsf。
上傳時間： 2015-08-23
上傳用戶：xinyuzhiqiwuwu
資源簡介：基于單片機的帶作息時間表的打鈴系統(tǒng)，匯編源代碼
上傳時間： 2013-12-24
上傳用戶：SimonQQ
資源簡介：4位乘法器,4位除法器 8位數(shù)據(jù)鎖存器,8位相等比較器,帶同步復(fù)位的狀態(tài) 機,元件例化與層次設(shè)計,最高優(yōu)先級編碼器
上傳時間： 2014-12-07
上傳用戶：pompey
資源簡介：本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程，并用QUARTERS||4.0進行仿真，用 FPGA 芯片實現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA
上傳時間： 2015-11-27
上傳用戶：tyler
資源簡介：verilog分頻器～時鐘為50hmz，波特率采用9600bps～
上傳時間： 2013-12-27
上傳用戶：lwwhust
資源簡介：用java實現(xiàn)的帶進度條的文件上傳 包括文件大小上傳百分比
上傳時間： 2014-12-19
上傳用戶：陽光少年2016
資源簡介：DPLL由 鑒相器 模K加減計數(shù)器 脈沖加減電路 同步建立偵察電路 模N分頻器 構(gòu)成. 整個系統(tǒng)的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數(shù)器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.
上傳時間： 2013-12-26
上傳用戶：希醬大魔王
資源簡介：可實現(xiàn)任意一位小數(shù)分頻,在quartus II中仿真驗證通過,輸入端N為分頻系數(shù)的十位數(shù),X為分頻系數(shù)的個位數(shù).
上傳時間： 2016-03-17
上傳用戶：xaijhqx
資源簡介：非常 好用的模擬選通開關(guān)，控制方便，編程簡單
上傳時間： 2016-03-19
上傳用戶：520
資源簡介：QingDa光電5.6吋彩色液晶屏的C51控制程序。 硬件采用的是寄存器選通的間接控制方式！
上傳時間： 2014-01-06
上傳用戶：hebmuljb
資源簡介：基于VC++的,多個串口的,帶通訊協(xié)議的應(yīng)用程序,兩個通訊口,可分別接受,發(fā)送協(xié)議數(shù)據(jù)包.
上傳時間： 2016-05-10
上傳用戶：宋桃子
資源簡介：一個非常小巧的帶Gui界面的操作系統(tǒng)源代碼，內(nèi)含三張圖片。給有這方面需要的朋友.
上傳時間： 2013-12-19
上傳用戶：498732662
資源簡介：這是一個用STC單片機作的,帶液晶顯示屏的萬年歷程序,并有串行接收部份,大家一定要珍惜用.
上傳時間： 2016-05-29
上傳用戶：pkkkkp
資源簡介：用vhdl實現(xiàn)的分頻器，可產(chǎn)生任意對主時鐘的分頻，從而是實現(xiàn)不同頻率pwm的控制
上傳時間： 2016-06-01
上傳用戶：6546544
資源簡介：選擇RAO做為模擬輸入通道； 連續(xù)轉(zhuǎn)換4次再求平均值做為轉(zhuǎn)換結(jié)果 最后結(jié)構(gòu)只取低8位 結(jié)果送數(shù)碼管的低3位顯示 硬件要求：撥碼開關(guān)S14第2位置ON，第1位置OFF 撥碼開關(guān)S6全部置ON，S5第4-6位置ON，第1-3位置OFF 為不影響結(jié)果，其他撥碼開關(guān)置OFF。
上傳時間： 2016-06-28
上傳用戶：chfanjiang
資源簡介：一個基于Matlab+Simulink的帶Rounding功能的加法器實現(xiàn)
上傳時間： 2016-07-20
上傳用戶：youlongjian0
資源簡介：基于高速51單片機的,帶示波器功能的頻率計原碼,還能分析PWM紅外編碼.液晶顯示.
上傳時間： 2016-07-31
上傳用戶：weiwolkt
資源簡介：em447開發(fā)的帶1828驅(qū)動的LCD的代碼
上傳時間： 2013-12-17
上傳用戶：leixinzhuo
資源簡介：該源碼為VHDL語言編寫的分頻器，在W-4b教學(xué)平臺上通過驗證
上傳時間： 2016-09-17
上傳用戶：erkuizhang
