采用VerilogHDL語言編寫的數字頻率計
資源簡介:采用VerilogHDL語言編寫的數字頻率計
上傳時間: 2013-12-19
上傳用戶:Yukiseop
資源簡介:采用Verilog HDL語言編寫的數字頻率計,被測波形分別為方波、三角波和正弦波;采用6個數碼管顯示結果,三檔量程可調,工程價值很高,
上傳時間: 2016-03-21
上傳用戶:kr770906
資源簡介:一個有效位為4位的十進制的數字頻率計,VHDL語言編寫,已在硬件實驗箱上實驗通過。
上傳時間: 2013-12-22
上傳用戶:weixiao99
資源簡介:基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規??删幊踢壿嬈骷?FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序
上傳時間: 2013-08-06
上傳用戶:taozhihua1314
資源簡介:用vhdl編寫的基于fpga的數字頻率計程序算法
上傳時間: 2013-09-07
上傳用戶:chfanjiang
資源簡介:用vhdl編寫的基于fpga的數字頻率計程序算法
上傳時間: 2015-05-03
上傳用戶:ruixue198909
資源簡介:本文采用matlab語言編寫了數字基帶傳輸系統的模擬實現,并分析了多徑傳播和加網孔時的輸出情況。
上傳時間: 2013-12-27
上傳用戶:wangyi39
資源簡介:EDA基于VHDL語言的數字頻率計的設計及其仿真
上傳時間: 2017-05-10
上傳用戶:CSUSheep
資源簡介:采用測頻法設計一個8位十進制數字顯示的數字頻率計。測量范圍1-499999hz。
上傳時間: 2017-07-28
上傳用戶:Thuan
資源簡介:基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規??删幊踢壿嬈骷?FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序
上傳時間: 2013-11-25
上傳用戶:ruan2570406
資源簡介:基于TMS320F2812的數字頻率計摘 要:采用多周期測量原理,即用標準頻率信號填充整數個周期的被測信號,從而消除了被測信號±1的計數誤差,其測量精度僅與門控時間和標準頻率有關,克服傳統的直接測頻或者直接測周法均不能全面滿足高精度要求的缺陷。選用TMS320F28...
上傳時間: 2014-10-14
上傳用戶:JIEWENYU
資源簡介:用89C2051做的數字頻率計,有程序源代碼,單片機仿真、C語言工程。
上傳時間: 2017-03-04
上傳用戶:a673761058
資源簡介:基于單片機的數字頻率計設計,定時器T0完成定時功能,T1采用計數功能
上傳時間: 2017-05-29
上傳用戶:671145514
資源簡介:基于單片機的數字頻率計的設計
上傳時間: 2013-06-16
上傳用戶:eeworm
資源簡介:專輯類-單片機專輯-258冊-4.20G 基于單片機的數字頻率計的設計-68頁-0.7M.pdf
上傳時間: 2013-07-09
上傳用戶:nbdedu
資源簡介:介紹了一種運用FPGA開發軟件Quartus II設計的數字頻率計。該數字頻率計的1 Hz~1 MHz輸入被測脈沖信號具有頻率測量、周期測量、脈寬測量和占空比測量等多種用途,其測試結果由3 只七段數碼
上傳時間: 2013-05-22
上傳用戶:qb1993225
資源簡介:基于51單片機的數字頻率計,里面有源代碼與proteus仿真模型,可以作為學習參考之用^_^
上傳時間: 2013-07-03
上傳用戶:akk13
資源簡介:基于51單片機的數字頻率計資料
上傳時間: 2014-12-24
上傳用戶:cylnpy
資源簡介:提出一種基于單片機AT89S52控制的數字頻率計的設計新方法。該方法將待測頻率信號經過整形放大后輸入單片機,然后由單片機控制內部計數器分別對待測信號和標準信號同時計數,再經運算處理得到測量結果,可自動量程轉換,并由1602ALED顯示器實時顯示。該設計與...
上傳時間: 2013-10-22
上傳用戶:erkuizhang
資源簡介:這是CAN總線收發器SJA1000的控制程序,采用C語言編寫的,有一定參考價值,
上傳時間: 2013-12-09
上傳用戶:zhuimenghuadie
資源簡介:采用c語言編寫的簡易電子時鐘程序。利用iccavr系列開發工具編寫并調試成功。利用8mhz晶振可以達到實際時鐘效果。
上傳時間: 2014-01-03
上傳用戶:nanfeicui
資源簡介:CHDL語言編寫的數字時鐘程序 具有時間顯示,整點報時,零點報時,和時間可調
上傳時間: 2013-12-10
上傳用戶:lacsx
資源簡介:使用3310液晶的數字頻率計(AVR).
上傳時間: 2015-05-07
上傳用戶:luke5347
資源簡介:采用C++語言編寫的,用于聚類相關方面的dbscan算法源程序,希望大家共同提高
上傳時間: 2014-03-09
上傳用戶:txfyddz
資源簡介:“辯論賽計時系統”是采用VB語言編寫的純軟件系統,它的作用是對辯論者辯論時間進行倒計時。
上傳時間: 2015-06-05
上傳用戶:lingzhichao
資源簡介:四位十進制數碼顯示、量程自動轉換的數字頻率計。
上傳時間: 2015-06-08
上傳用戶:cccole0605
資源簡介:使用Verilog語言編寫的數字鐘程序.有慢校時,快校時,鬧鐘等功能.
上傳時間: 2014-01-26
上傳用戶:417313137
資源簡介:一個用VerilogHDL語言編寫的多路解復用器
上傳時間: 2013-12-16
上傳用戶:yph853211
資源簡介:一個用VerilogHDL語言編寫的模6的二進制計數器
上傳時間: 2015-07-22
上傳用戶:sjyy1001
資源簡介:一個用VerilogHDL語言編寫的8X8的乘法器
上傳時間: 2015-07-22
上傳用戶:teddysha