亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 秒表的邏輯結構比較簡單

秒表的邏輯結構比較簡單

  • 資源大小:7 K
  • 上傳時間: 2017-02-10
  • 上傳用戶:xiaoluya54
  • 資源積分:2 下載積分
  • 標      簽: 邏輯 比較

資 源 簡 介

秒表的邏輯結構比較簡單,它主要由、顯示譯碼器、分頻器、十進制計數器、報警器和六進制計數器組成。在整個秒表中最關鍵是如何獲得一個精確的100Hz計時脈沖,除此之外,整個秒表還需要一個啟動信號和一個歸零信號,以便能夠隨時啟動及停止。 秒表有六個輸出顯示,分別為百分之一秒,十分之一秒、秒、十秒、分、十分,所以共有6個計數器與之對應,6個個計數器全為BCD碼輸出,這樣便于同時顯示譯碼器的連接。當計時達60分鐘后,蜂鳴器鳴響10聲。

相 關 資 源

您 可 能 感 興 趣 的

主站蜘蛛池模板: 雷州市| 汕头市| 陆良县| 灌南县| 黔南| 贵定县| 阳新县| 玉树县| 西盟| 淮滨县| 天津市| 罗城| 枝江市| 台前县| 金堂县| 仁布县| 嘉禾县| 永定县| 阳城县| 田林县| 东辽县| 和静县| 新郑市| 丰顺县| 沿河| 麻江县| 钟祥市| 大埔区| 巴中市| 且末县| 四川省| 张家界市| 陆良县| 洞口县| 兴业县| 寻甸| 襄樊市| 科尔| 长汀县| 开封市| 石首市|