采用verilog語言,實現視頻的采集。通過fpga控制,實現視頻逐行采集。
資源簡介:采用verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來
上傳時間: 2013-09-01
上傳用戶:喵米米米
資源簡介:采用verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來
上傳時間: 2013-12-25
上傳用戶:小鵬
資源簡介:此程序為串行通信程序,采用verilog語言編寫的,經過仿真驗證已經通過.
上傳時間: 2013-12-23
上傳用戶:yzy6007
資源簡介:采用verilog語言描述的FIFO和雙端口RAM源代碼。
上傳時間: 2014-01-19
上傳用戶:wxhwjf
資源簡介:采用verilog 語言進行設計 實現32位浮點數乘法運算 結果已經驗證過 放心使用
上傳時間: 2013-12-27
上傳用戶:大三三
資源簡介:字節型CRC校驗 采用verilog語言設計
上傳時間: 2013-12-09
上傳用戶:小眼睛LSL
資源簡介:采用verilog語言,實現視頻的采集。通過fpga控制,實現視頻逐行采集。
上傳時間: 2013-12-09
上傳用戶:ljmwh2000
資源簡介:采用verilog語言實現了8255A的功能,并下載到了FPGA上進行了驗證
上傳時間: 2017-07-03
上傳用戶:wqxstar
資源簡介:十六進制轉十進制程序,采用verilog語言編寫,cyclongiii上測試可用
上傳時間: 2016-07-25
上傳用戶:londin_liang
資源簡介:基于cpld的pwm控制設計\r\n采用vhdl.verilog語言設計\r\n對大家比較有用
上傳時間: 2013-08-20
上傳用戶:sk5201314
資源簡介:此設計采用verilog HDL硬件語言設計,在掌宇開發板上實現. 將整個電路分為兩個子模塊,一個提供同步信號(H_SYNC和V_SYNC)及像素位置信息;另一個接收像素位置信息,并輸出顏色信號。這樣便于進行圖形修改,同時也容易實現
上傳時間: 2015-04-11
上傳用戶:myworkpost
資源簡介:此文件采用了verilog語言在cpld中怎樣實現波形發生器,及其驗證程序
上傳時間: 2015-06-11
上傳用戶:181992417
資源簡介:采用verilog HDL硬件語言設計,實現基本的公用電話計費功能,設計完整.
上傳時間: 2014-01-11
上傳用戶:tzl1975
資源簡介:采用verilog hdl 語言實現整形dct算法,設計合理,算法簡單,是紅色邏輯開發板試驗程序,值得一看。
上傳時間: 2013-12-23
上傳用戶:aeiouetla
資源簡介:采用等精度測頻原理的頻率計的程序與仿真,用verilog語言實現,可以仿真綜合得到所想時序!
上傳時間: 2016-03-20
上傳用戶:Altman
資源簡介:采用verilog HDL語言編寫的數字頻率計,被測波形分別為方波、三角波和正弦波;采用6個數碼管顯示結果,三檔量程可調,工程價值很高,
上傳時間: 2016-03-21
上傳用戶:kr770906
資源簡介:采用verilog HDL語言編寫的交通燈控制系統,這是一個完整的畢設課題,分別有分頻、顯示譯碼、倒計時和動態顯示驅動模塊,實用價值很高,
上傳時間: 2016-03-21
上傳用戶:R50974
資源簡介:采用verilog HDL語言編寫的多功能數字鐘,包括四個功能:時間顯示與設置、秒表、鬧鐘、日期顯示與設置,源代碼對FPGA和CPLD學習者價值很高,
上傳時間: 2016-03-21
上傳用戶:270189020
資源簡介:采用verilog HDL語言編寫的實用電梯控制器,這是一個在實驗室里模擬的項目,分為主控制器與分控制器,主控制器完成運行方向、顯示樓層、關開電梯門、與分控制器通訊等功能;分控制器是在每一層的設備,實現顯示電梯當前所在樓層、接收乘客上升下降要求等功能...
上傳時間: 2014-01-23
上傳用戶:日光微瀾
資源簡介:采用verilog HDL語言編寫的步進電機位置系統,實現步進電機的定速、加速、減速、定位,且速率和加減速度都能做到連續可調的程序,對控制類相關的學習者價值很高
上傳時間: 2016-03-21
上傳用戶:aix008
資源簡介:采用verilog HDL語言編寫的直流電動機控制系統,主要完成直流電動機的速度控制,典型的三閉環(位置、轉速和電流反饋)直流電機控制系統,對控制類相關的學習者價值很高
上傳時間: 2014-01-19
上傳用戶:weiwolkt
資源簡介:基于cpld的pwm控制設計 采用vhdl.verilog語言設計 對大家比較有用
上傳時間: 2014-01-09
上傳用戶:baiom
資源簡介:本程序是在傳輸流傳輸過程中對節目時鐘字段進行檢測與修改,采用verilog HDL 語言進行編程。
上傳時間: 2013-12-27
上傳用戶:s363994250
資源簡介:采用verilog HDL語言編寫的曼徹斯特碼, 文件列表: help md.v md_tf.v me.v me_tf.v med.v
上傳時間: 2016-12-08
上傳用戶:yoleeson
資源簡介:采用verilog hdl編程語言實現led顯示,有工程代碼用QII軟件編譯調試
上傳時間: 2013-12-18
上傳用戶:小草123
資源簡介:采用verilog hel語言實現VGA的驅動,非常實用的源程序,有工程,晶振為有源晶振50的
上傳時間: 2014-01-17
上傳用戶:181992417
資源簡介:基于verilog語言的實用FPGA設計(美),國外verilog標準權威教材,現貢獻出來,不下別后悔~~
上傳時間: 2013-04-24
上傳用戶:zhyiroy
資源簡介:采用vhdl語言實現正弦波形的生成。主要使用的dds技術。
上傳時間: 2013-08-09
上傳用戶:aeiouetla
資源簡介:用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進行調速,進行過簡單試驗,可用.沒有經過長期驗證.做簡單修改即可應用!
上傳時間: 2013-08-16
上傳用戶:梧桐
資源簡介:AD9289的控制 使用verilog語言
上傳時間: 2013-08-20
上傳用戶:15501536189