verilog語言實(shí)現(xiàn)的數(shù)字鐘，各種定時(shí)鬧鐘功能類似真實(shí)的表~利用EDA實(shí)驗(yàn)平臺實(shí)現(xiàn)~~
資源簡介：verilog語言實(shí)現(xiàn)的數(shù)字鐘，各種定時(shí)鬧鐘功能類似真實(shí)的表~利用EDA實(shí)驗(yàn)平臺實(shí)現(xiàn)~~
上傳時(shí)間： 2014-06-21
上傳用戶：plsee
資源簡介：使用verilog語言編寫的數(shù)字鐘程序.有慢校時(shí),快校時(shí),鬧鐘等功能.
上傳時(shí)間： 2014-01-26
上傳用戶：417313137
資源簡介：verilog語言實(shí)現(xiàn)的數(shù)字下變頻設(shè)計(jì)。 在ALTERA的QUARTUS ii下實(shí)現(xiàn)。實(shí)用，好用。
上傳時(shí)間： 2017-05-07
上傳用戶：三人用菜
資源簡介：這是在FPGA上實(shí)現(xiàn)的數(shù)字鐘功能，用verilog語言編程，已功過編譯，仿真驗(yàn)證
上傳時(shí)間： 2013-12-18
上傳用戶：R50974
資源簡介：用verilog語言實(shí)現(xiàn)的ARM7處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序,nnARM, 具有很好的參考價(jià)值
上傳時(shí)間： 2015-05-10
上傳用戶：wanghui2438
資源簡介：用復(fù)雜可編程邏輯器件(CPLD)實(shí)現(xiàn)的數(shù)字鐘控系統(tǒng)
上傳時(shí)間： 2015-06-02
上傳用戶：xymbian
資源簡介：用純java語言實(shí)現(xiàn)的數(shù)字證書制作工具。
上傳時(shí)間： 2015-06-19
上傳用戶：懶龍1988
資源簡介：C語言開發(fā)的數(shù)字鐘程序，希望對大家有用！真是第二個(gè)文件！
上傳時(shí)間： 2014-01-14
上傳用戶：一諾88
資源簡介：用verilog語言實(shí)現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在QUARTUS5.1上仿真過
上傳時(shí)間： 2014-09-08
上傳用戶：mpquest
資源簡介：一個(gè)用verilog語言實(shí)現(xiàn)的包含：鍵盤掃描，led驅(qū)動、vga視頻輸出的例子。功能為用鍵盤控制一個(gè)方塊的顯示位置。需要有fpga板子支持。
上傳時(shí)間： 2014-01-10
上傳用戶：pompey
資源簡介：用５１單片機(jī)實(shí)現(xiàn)的數(shù)字鐘，并附有按鍵掃描，用來實(shí)時(shí)的調(diào)節(jié)時(shí)間
上傳時(shí)間： 2014-01-09
上傳用戶：weiwolkt
資源簡介：基于51單片機(jī)實(shí)現(xiàn)的數(shù)字鐘 用keil編譯，并用protues仿真實(shí)現(xiàn)。
上傳時(shí)間： 2016-05-07
上傳用戶：趙云興
資源簡介：verilog語言實(shí)現(xiàn)的Hamming(3,7)編碼器，可用于FPGA實(shí)現(xiàn)
上傳時(shí)間： 2016-05-09
上傳用戶：lmeeworm
資源簡介：verilog語言實(shí)現(xiàn)的算端口模塊（Dual_port_ram)
上傳時(shí)間： 2014-01-05
上傳用戶：yzy6007
資源簡介：用c語言實(shí)現(xiàn)的數(shù)字溫度計(jì)的設(shè)計(jì)，基于51單片機(jī)。
上傳時(shí)間： 2016-05-18
上傳用戶：qilin
資源簡介：這是一個(gè)用verilog語言設(shè)計(jì)的數(shù)字頻率及的源代碼，上傳一下，供大家研究
上傳時(shí)間： 2013-12-23
上傳用戶：tianjinfan
資源簡介：一個(gè)基于IBM匯編語言實(shí)現(xiàn)的數(shù)字鐘完整程序，可供學(xué)習(xí)匯編和低層調(diào)用提供參考。
上傳時(shí)間： 2013-12-11
上傳用戶：athjac
資源簡介：利用VHDL語言設(shè)計(jì)的數(shù)字鐘,能進(jìn)行正常的時(shí)、分、秒計(jì)時(shí)功能，分別由6個(gè)數(shù)碼管顯示24h、60min、60s
上傳時(shí)間： 2016-07-17
上傳用戶：lunshaomo
資源簡介：這是用verilog語言實(shí)現(xiàn)的1024點(diǎn)ff程序t
上傳時(shí)間： 2016-11-09
上傳用戶：鳳臨西北
資源簡介：用匯編及C語言編寫的數(shù)字鐘程序包括電路圖
上傳時(shí)間： 2014-11-27
上傳用戶：l254587896
資源簡介：VHDL語言設(shè)計(jì)的數(shù)字鐘 具有時(shí)分秒三段顯示
上傳時(shí)間： 2017-01-25
上傳用戶：evil
資源簡介：這是一個(gè)使用52單片機(jī)實(shí)現(xiàn)的數(shù)字鐘系統(tǒng) 其包括了許多的功能
上傳時(shí)間： 2013-12-20
上傳用戶：hongmo
資源簡介：該文件是用VHDL變成實(shí)現(xiàn)的數(shù)字鐘程序，請指教！
上傳時(shí)間： 2014-01-22
上傳用戶：netwolf
資源簡介：用NiosII實(shí)現(xiàn)的數(shù)字鐘，經(jīng)過本人測試運(yùn)行正常，開發(fā)環(huán)境：QuartusII6.0和NiosII IDE6.0
上傳時(shí)間： 2017-06-08
上傳用戶：skfreeman
資源簡介：verilog語言實(shí)現(xiàn)的基于MIPS體系結(jié)構(gòu)的微處理器程序，一個(gè)時(shí)鐘周期執(zhí)行一條指令。
上傳時(shí)間： 2013-12-11
上傳用戶：咔樂塢
資源簡介：在80C51上用匯編語言實(shí)現(xiàn)的數(shù)字鐘程序，具有鬧鈴、秒表和設(shè)置時(shí)間等動能。
上傳時(shí)間： 2013-12-29
上傳用戶：yph853211
資源簡介：這是用VHDL語言編寫的數(shù)字鐘。可以設(shè)置時(shí)分秒，還可以整點(diǎn)報(bào)時(shí)。
上傳時(shí)間： 2017-08-11
上傳用戶：zhyiroy
資源簡介：設(shè)計(jì)一個(gè)能進(jìn)行時(shí)、分、秒計(jì)時(shí)的十二小時(shí)制或二十四小時(shí)制的數(shù)字鐘，并具有定時(shí)與鬧鐘功能，能在設(shè)定的時(shí)間發(fā)出鬧鈴音，能非常方便地對小時(shí)、分鐘和秒進(jìn)行手動調(diào)節(jié)以校準(zhǔn)時(shí)間，每逢整點(diǎn)，產(chǎn)生報(bào)時(shí)音報(bào)時(shí)。 實(shí)驗(yàn)平臺： 1. 一臺PC機(jī)； 2. MAX+PLUSII10.1。 ...
上傳時(shí)間： 2013-12-09
上傳用戶：hphh
資源簡介：設(shè)計(jì)一個(gè)能進(jìn)行時(shí)、分、秒計(jì)時(shí)的十二小時(shí)制或二十四小時(shí)制的數(shù)字鐘，并具有定時(shí)與鬧鐘功能，能在設(shè)定的時(shí)間發(fā)出鬧鈴音，能非常方便地對小時(shí)、分鐘和秒進(jìn)行手動調(diào)節(jié)以校準(zhǔn)時(shí)間，每逢整點(diǎn)，產(chǎn)生報(bào)時(shí)音報(bào)時(shí)。實(shí)驗(yàn)平臺： 1. 一臺PC機(jī)； 2. MAX+PLUSII10.1。 veril...
上傳時(shí)間： 2017-01-30
上傳用戶：dreamboy36
資源簡介：本設(shè)計(jì)要實(shí)現(xiàn)一個(gè)具有預(yù)置數(shù)的數(shù)字鐘的設(shè)計(jì),具體要求如下:\r\n1. 正確顯示年、月、日 \r\n2. 正確顯示時(shí)、分、秒 \r\n3. 具有校時(shí),整點(diǎn)報(bào)時(shí)和秒表功能 \r\n4. 進(jìn)行系統(tǒng)模擬仿真和下載編程實(shí)驗(yàn),驗(yàn)證系統(tǒng)的正確性 \r\n
上傳時(shí)間： 2013-09-01
上傳用戶：ysjing
