相 關(guān) 資 源

• verilog實現(xiàn)序列10010檢測..........免費下載

  資源簡介：verilog實現(xiàn)序列10010檢測..........

  標(biāo)簽： verilog 10010 序列 檢測

  上傳時間： 2013-12-13

  上傳用戶：xiaoxiang

• 用verilog實現(xiàn)的序列檢測器免費下載

  資源簡介：用verilog實現(xiàn)的序列檢測器，可以檢測出任意規(guī)定序列

  標(biāo)簽： verilog 序列 檢測器

  上傳時間： 2014-02-21

  上傳用戶：lxm

• 功能是檢測一個5位二進制序列“10010”。考慮到序列重疊的可能免費下載

  資源簡介：功能是檢測一個5位二進制序列“10010”。考慮到序列重疊的可能，有限狀態(tài)機共提供8個狀態(tài)（包括初始狀態(tài)IDLE）。

  標(biāo)簽： 10010 序列 檢測 二進制

  上傳時間： 2016-07-03

  上傳用戶：龍飛艇

• 狀態(tài)機實現(xiàn)序列檢測verilogHDL及其仿真免費下載

  資源簡介：狀態(tài)機實現(xiàn)序列檢測verilogHDL及其仿真

  標(biāo)簽： verilogHDL 狀態(tài) 序列 仿真

  上傳時間： 2014-01-08

  上傳用戶：jqy_china

• 使用Matlab和verilog實現(xiàn)fibonacci序列包括源代碼和testbench免費下載

  資源簡介：使用Matlab和verilog實現(xiàn)fibonacci序列，包括源代碼和testbench,適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈

  標(biāo)簽： matlab verilog

  上傳時間： 2022-05-16

  上傳用戶：qingfengchizhu

• 使用verilog實現(xiàn)QPSK信號的匹配濾波免費下載

  資源簡介：使用verilog實現(xiàn)QPSK信號的匹配濾波，對符號過采樣率為4，在程序中設(shè)定相關(guān)峰的檢測門限為3

  標(biāo)簽： verilog QPSK 信號 濾波

  上傳時間： 2014-01-12

  上傳用戶：xuan‘nian

• 用verilog實現(xiàn)的以太網(wǎng)接口免費下載

  資源簡介：用verilog實現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!

  標(biāo)簽： verilog 以太網(wǎng)接口

  上傳時間： 2013-07-13

  上傳用戶：LSPSL

• AGC verilog實現(xiàn)免費下載

  資源簡介：verilog實現(xiàn)一個AGC模塊，信號輸入位寬16位，通過統(tǒng)計64個輸入完成其功率的統(tǒng)計，然后根據(jù)功率大小對信號進行縮放。

  標(biāo)簽： verilog AGC

  上傳時間： 2013-06-09

  上傳用戶：sc965382896

• 使用verilog實現(xiàn)基于FPGA的SDRAM控制器免費下載

  資源簡介：使用verilog實現(xiàn)基于FPGA的SDRAM控制器

  標(biāo)簽： verilog SDRAM FPGA 控制器

  上傳時間： 2013-08-08

  上傳用戶：litianchu

• 用verilog實現(xiàn)的串口收發(fā)數(shù)據(jù)程序免費下載

  資源簡介：用verilog實現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過

  標(biāo)簽： verilog 串口 收發(fā) 數(shù)據(jù)

  上傳時間： 2013-08-21

  上傳用戶：lixinxiang

• verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊免費下載

  資源簡介：verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機，單片機進行計算和顯示。

  標(biāo)簽： verilog DDS 正弦信號發(fā)生器 模塊

  上傳時間： 2013-08-28

  上傳用戶：asdfasdfd

• 用verilog實現(xiàn)基于FPGA的通用分頻器免費下載

  資源簡介：用verilog實現(xiàn)基于FPGA的通用分頻器

  標(biāo)簽： verilog FPGA 分頻器

  上傳時間： 2013-08-30

  上傳用戶：xingyuewubian

• 用verilog實現(xiàn)8255芯片功能免費下載

  資源簡介：用verilog實現(xiàn)8255芯片功能

  標(biāo)簽： verilog 8255 芯片功能

  上傳時間： 2013-10-31

  上傳用戶：sunjet

• verilog實現(xiàn)ALU的源代碼免費下載

  資源簡介：verilog實現(xiàn)ALU的源代碼，并提供了一個詳細的測試平臺！

  標(biāo)簽： verilog ALU 源代碼

  上傳時間： 2015-03-23

  上傳用戶：aysyzxzm

• MD5算法的verilog實現(xiàn)免費下載

  資源簡介：MD5算法的verilog實現(xiàn)，同時包含有testbench。

  標(biāo)簽： verilog MD5 算法

  上傳時間： 2014-01-09

  上傳用戶：1159797854

• verilog 實現(xiàn)的jtag ip模塊 包括了測試程序免費下載

  資源簡介：verilog 實現(xiàn)的jtag ip模塊 包括了測試程序

  標(biāo)簽： verilog jtag 模塊 測試程序

  上傳時間： 2014-12-08

  上傳用戶：葉山豪

• 用verilog實現(xiàn)濾波器的功能免費下載

  資源簡介：用verilog實現(xiàn)濾波器的功能，通過軟件綜合仿真，在利用FPGA實現(xiàn)

  標(biāo)簽： verilog 濾波器

  上傳時間： 2013-12-14

  上傳用戶：lanhuaying

• 計算器芯片的verilog實現(xiàn)代碼！ 時序仿真成功免費下載

  資源簡介：計算器芯片的verilog實現(xiàn)代碼！ 時序仿真成功

  標(biāo)簽： verilog 計算器 芯片 代碼

  上傳時間： 2015-05-10

  上傳用戶：三人用菜

• 用verilog實現(xiàn)的四乘四鍵盤程序,在Quartus II上編譯通過并成功免費下載

  資源簡介：用verilog實現(xiàn)的四乘四鍵盤程序,在Quartus II上編譯通過并成功

  標(biāo)簽： verilog Quartus 鍵盤程序 編譯

  上傳時間： 2015-05-13

  上傳用戶：ruan2570406

• Arbiter.v verilog實現(xiàn) 三路請求免費下載

  資源簡介：Arbiter.v verilog實現(xiàn) 三路請求，使用循環(huán)策略的仲裁器 含有看門狗電路

  標(biāo)簽： Arbiter verilog

  上傳時間： 2013-12-10

  上傳用戶：qlpqlq

• verilog 實現(xiàn) 優(yōu)化的16位比較器 可以輸出大于免費下載

  資源簡介：verilog 實現(xiàn) 優(yōu)化的16位比較器 可以輸出大于，小于，等于。模塊化設(shè)計，可擴展為32位

  標(biāo)簽： verilog 比較器 輸出

  上傳時間： 2015-05-16

  上傳用戶：dongbaobao

• 該源碼是用C語言編寫的,實現(xiàn)網(wǎng)絡(luò)入侵檢測系統(tǒng)的功能免費下載

  資源簡介：該源碼是用C語言編寫的,實現(xiàn)網(wǎng)絡(luò)入侵檢測系統(tǒng)的功能

  標(biāo)簽： 源碼 C語言 檢測系統(tǒng) 編寫

  上傳時間： 2013-12-17

  上傳用戶：dongqiangqiang

• FIR濾波器的verilog實現(xiàn)免費下載

  資源簡介：FIR濾波器的verilog實現(xiàn)，實現(xiàn)6級流水線的程序設(shè)計。

  標(biāo)簽： verilog FIR 濾波器

  上傳時間： 2015-06-02

  上傳用戶：sjyy1001

• 此代碼是用verilog實現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).免費下載

  資源簡介：此代碼是用verilog實現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).

  標(biāo)簽： verilog 以太網(wǎng)接口 代碼 修改

  上傳時間： 2014-01-20

  上傳用戶：zhichenglu

• 光發(fā)射機源碼單片機程序,實現(xiàn)光功率檢測,光塊溫度檢測,超限關(guān)斷報警功能免費下載

  資源簡介：光發(fā)射機源碼單片機程序,實現(xiàn)光功率檢測,光塊溫度檢測,超限關(guān)斷報警功能

  標(biāo)簽： 光發(fā)射機 光功率 源碼 單片機程序

  上傳時間： 2015-06-19

  上傳用戶：黃華強

• 本源碼用來對dsp編程實現(xiàn)電機速度檢測免費下載

  資源簡介：本源碼用來對dsp編程實現(xiàn)電機速度檢測，

  標(biāo)簽： dsp 源碼 檢測 編程實現(xiàn)

  上傳時間： 2015-06-29

  上傳用戶：ippler8

• 用verilog實現(xiàn)單片機計數(shù)器 用verilog實現(xiàn)單片機計數(shù)器免費下載

  資源簡介：用verilog實現(xiàn)單片機計數(shù)器 用verilog實現(xiàn)單片機計數(shù)器

  標(biāo)簽： verilog 單片機 計數(shù)器

  上傳時間： 2013-12-21

  上傳用戶：h886166

• 一個32位微處理器的verilog實現(xiàn)源代脈,采用5級流水線和cache技術(shù).免費下載

  資源簡介：一個32位微處理器的verilog實現(xiàn)源代脈,采用5級流水線和cache技術(shù).

  標(biāo)簽： verilog cache 微處理器 流水線

  上傳時間： 2014-12-21

  上傳用戶：yimoney

• verilog實現(xiàn)電子時鐘模塊免費下載

  資源簡介：verilog實現(xiàn)電子時鐘模塊，輸入60Hz時鐘信號和復(fù)位，輸出時分秒，共6位，每位7段輸出用于驅(qū)動

  標(biāo)簽： verilog 電子時鐘 模塊

  上傳時間： 2015-08-13

  上傳用戶：王楚楚

• verilog實現(xiàn)免費下載

  資源簡介：verilog實現(xiàn)，UDP描述帶有異步復(fù)位的正邊沿觸發(fā)D觸發(fā)器，test測試通過

  標(biāo)簽： verilog

  上傳時間： 2013-12-27

  上傳用戶：yulg