出租車計費器系統。起步價,3km后按1.2元/km計算,當計費器達到20元時,每千米加收50 的車費。車停止和暫停時不計費。
資源簡介:出租車計費器系統。起步價,3km后按1.2元/km計算,當計費器達到20元時,每千米加收50 的車費。車停止和暫停時不計費。
上傳時間: 2017-07-28
上傳用戶:kristycreasy
資源簡介:介紹了出租車計費器系統的組成及工作原理,簡述了在EDA平臺上用單片CPLD器件構成該數字系統的設計思想和實現過程。論述了車型調整模塊、計程模塊、計費模塊、譯碼動態掃描模塊等的設計方法與技巧。
上傳時間: 2013-04-24
上傳用戶:zxc23456789
資源簡介:出租車計費系統的設計 2.1 出租車計費器工作原理 實際中出租車的計費工作原理一般分成3個階段: (1)車起步開始計費。首先顯示起步價(本次設計起步費為7.00元),車在行駛3 km以內,只收起步價7.00元。 (2)車行駛超過3 km后,按每公里2...
上傳時間: 2017-05-28
上傳用戶:ynwbosss
資源簡介:設計一個出租車計費系統: 起步價為5元(2km以內),2km后,0.8元/0.5km 要求每500m刷新計費一次,在8位數碼管中,前四位顯示數碼管顯示里程數,后四位數碼管顯示價錢(角,元,十元,百元)
上傳時間: 2013-12-16
上傳用戶:tb_6877751
資源簡介:用51系列單片機設計的一個出租車計費器。
上傳時間: 2013-12-27
上傳用戶:鳳臨西北
資源簡介:用VHDL編寫的一個出租車計費器,起步6元計2公里,此后每半公里計0.8元,停車等待每2.5分計0.8元。通過仿真,但未下載到CPLD測試
上傳時間: 2013-12-24
上傳用戶:caixiaoxu26
資源簡介:摘 要:以上海地區的出租車計費器為例,利用Verilog HDL語言設計了出租車計費器,使其具有時間 顯示、計費以及模擬出租車啟動、停止、復位等功能,并設置了動態掃描電路顯示車費和對應時間,顯示 了硬件描述語言Verilog—HDL設計數字邏輯電路的優越性。源程...
上傳時間: 2014-12-06
上傳用戶:bakdesec
資源簡介:出租車計費器 硬件描述語言 出租車計費器 MAX+PLUS軟件 數字系統
上傳時間: 2014-01-02
上傳用戶:hjshhyy
資源簡介:用VHDL編寫的一個出租車計費器,起步6元計2公里,此后每半公里計0.8元,停車等待每2.5分計0.8元。通過仿真,但未下載到CPLD測試
上傳時間: 2016-06-18
上傳用戶:asddsd
資源簡介:本出租車計費器要實現的功能是出租車按行駛里程收費,起步費為7.0元,行駛3公里后再按2元/公里計費,車停時不計費。能預置起步費和每公里收費,并能模擬汽車啟動、停止、車速等狀態。
上傳時間: 2013-12-09
上傳用戶:tzl1975
資源簡介:該系統利用VHDL語言、PLD設計出租車計費系統,以MAX+PLUSⅡ軟件作為開發平臺,設計了出租車計費器系統程序并進行了程序仿真。使其實現計費以及預置和模擬汽車啟動、停止、暫停等功能,并動態掃描顯示車費數目。
上傳時間: 2017-08-30
上傳用戶:kernaling
資源簡介:本文介紹了一種采用單片FPGA 芯片進行出租車計費器的設計方法,主要闡述如何使用新興的EDA 器件取代傳統的電子設計方法,利用FPGA 的可編程性,簡潔而又多變的設計方法,縮短了研發周期,同時使出租車計費器體積更小功能更強大。本設計不僅實現了出租車計費器...
上傳時間: 2013-05-25
上傳用戶:wyc199288
資源簡介:本文介紹了一種采用單片FPGA 芯片進行出租車計費器的設計方法,主要闡述如何使用新興的EDA 器件取代傳統的電子設計方法,利用FPGA 的可編程性,簡潔而又多變的設計方法,縮短了研發周期,同時使出租車計費器體積更小功能更強大。本設計不僅實現了出租車計費器...
上傳時間: 2013-08-02
上傳用戶:sardinescn
資源簡介:摘要:介紹了基于UPD78Foo34單片機和模塊式結構的出租車計費器的硬件和軟件設計方法,討論了UPD78F0034單片機的主要特點;介紹了該單片機和PC機串行通信的硬件連接方法;同時給出了采用單、雙信號防作弊技術來防止計費器作弊的具體實現方法。關鍵詞:出租車計...
上傳時間: 2014-01-24
上傳用戶:LouieWu
資源簡介:出租車計費器,VHDL實現,對學數字邏輯的同學有幫助的。
上傳時間: 2017-03-04
上傳用戶:爺的氣質
資源簡介:《出租車計費器》絕對好用的EDA程序!已經通過測試!VHDL語言編寫
上傳時間: 2015-10-25
上傳用戶:hj_18
資源簡介:采用8051單片機驅動四位數碼管的定時器系統。采用keil編譯
上傳時間: 2014-01-25
上傳用戶:LouieWu
資源簡介:基于CPLD/FPGA的出租車計費器
上傳時間: 2016-03-09
上傳用戶:hakim
資源簡介:java寫的簡單的網吧計費管理系統。適合初學者使用。主要在界面設計上。使用的netbeen 5.0
上傳時間: 2016-03-25
上傳用戶:yepeng139
資源簡介:電話計費器的verilog實現?;趂pga的電話計費器實現。完成撥打電話自動計費的功能
上傳時間: 2016-05-10
上傳用戶:cc1015285075
資源簡介:比較完整功能的出租車計費器,可以分屏顯示單價、路程、總價、時間等等,
上傳時間: 2016-08-01
上傳用戶:xcy122677
資源簡介:出租車計費器 課程設計報告 詳細介紹其工作原理及工作過程
上傳時間: 2017-01-24
上傳用戶:xz85592677
資源簡介:基于VHDL語言的出租車計費系統設計,在muxplus上開發實現。實現基本的出租車記費器開發
上傳時間: 2013-12-31
上傳用戶:silenthink
資源簡介:出租車計費系統的設計 (1)車起步開始計費 (2)車行駛超過3 km后,按每公里2.2元計費 (3)行駛路程達到或超過9 km后(車費達到20元),每公里加收50%的車費,
上傳時間: 2014-01-10
上傳用戶:王楚楚
資源簡介:利用VHDL 語言設計出租車計費系統, 使其實現計費以及預置和模擬汽車啟動、停止、暫停等功能, 并設計動態掃描電路顯示車費數目, 突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點。此程序通過下載到特定芯片后, 可應用于實際的出租車計費系統...
上傳時間: 2017-05-22
上傳用戶:變形金剛
資源簡介:出租車計費系統的 實現,已物理驗證。程序簡潔。
上傳時間: 2015-05-18
上傳用戶:moshushi0009
資源簡介:出租車計費系統的源碼,包括仿真結果,用quartusii調通。
上傳時間: 2016-06-30
上傳用戶:zm7516678
資源簡介:這是一個簡單的VHDL出租車計費系統,這個是教材后面習題的答案。有參考價值。
上傳時間: 2017-01-13
上傳用戶:cxl274287265
資源簡介:出租車計費系統,我的課程設計。希望大家多多指點??!
上傳時間: 2017-04-17
上傳用戶:xiaoyunyun
資源簡介:畢設基于FPGA設計的出租車計費系統.基于FPGA設計的出租車計費系統
上傳時間: 2013-07-10
上傳用戶:lx9076