基于verilog開(kāi)發(fā)的　ｃａｎ　接口　ＩＰ　核已經(jīng)調(diào)試通過(guò)附有說(shuō)明 - 免費(fèi)下載

VHDL/FPGA/Verilog資源 文件大小：45 K

?? 資源詳細(xì)信息

文件格式
RAR
所屬分類(lèi)
上傳用戶(hù)
上傳時(shí)間
文件大小
45 K
所需積分
2 積分
推薦指數(shù)
????? (5/5)

?? 溫馨提示：本資源由用戶(hù) libhzsmo 上傳分享，僅供學(xué)習(xí)交流使用。如有侵權(quán)，請(qǐng)聯(lián)系我們刪除。

資源簡(jiǎn)介

基于verilog開(kāi)發(fā)的　ｃａｎ　接口　ＩＰ　核已經(jīng)調(diào)試通過(guò)附有說(shuō)明

源碼文件列表

?? 共 13 個(gè)源碼文件 點(diǎn)擊文件名可在線(xiàn)查看源代碼

1 ??
can_registers.v
大小: 36.58 KB
查看源碼
2 ??
can_ibo.v
大小: 3.96 KB
查看源碼
3 ??
can_acf.v
大小: 18.45 KB
查看源碼
4 ??
can_fifo.v
大小: 18.9 KB
查看源碼
5 ??
can_top.v
大小: 24.1 KB
查看源碼
6 ??
can_btl.v
大小: 13.75 KB
查看源碼
7 ??
can_bsp.v
大小: 61.61 KB
查看源碼
10 ??
can_register.v
大小: 4.36 KB
查看源碼
11 ??
can_crc.v
大小: 4.52 KB
查看源碼
12 ??
can_defines.v
大小: 5.48 KB
查看源碼
??
溫馨提示：點(diǎn)擊文件名或"查看源碼"按鈕可在線(xiàn)瀏覽源代碼，支持語(yǔ)法高亮顯示。

立即下載此資源

提示：下載后請(qǐng)用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip

資源說(shuō)明

?? 下載說(shuō)明

  • 下載需消耗 2積分
  • 24小時(shí)內(nèi)重復(fù)下載不扣分
  • 支持?jǐn)帱c(diǎn)續(xù)傳
  • 資源永久有效

?? 使用說(shuō)明

  • 下載后用解壓軟件解壓
  • 推薦 WinRAR 或 7-Zip
  • 如有密碼請(qǐng)查看說(shuō)明
  • 解壓后即可使用

?? 積分獲取

  • 上傳資源獲得積分
  • 每日簽到免費(fèi)領(lǐng)取
  • 邀請(qǐng)好友注冊(cè)獎(jiǎng)勵(lì)
  • 查看詳情 →

相關(guān)標(biāo)簽

點(diǎn)擊標(biāo)簽查看更多相關(guān)資源：

相關(guān)資源推薦