線性反饋移位寄存器的matlab實現(xiàn)，可以任意設(shè)置抽頭（抽頭數(shù)小于等于3）
資源簡介：線性反饋移位寄存器的matlab實現(xiàn)，可以任意設(shè)置抽頭（抽頭數(shù)小于等于3）
上傳時間： 2014-12-06
上傳用戶：redmoons
資源簡介：該程序用于實現(xiàn)密碼學(xué)中的線性反饋移位寄存器的模擬，本程序以5級為例，并可以判斷輸出數(shù)列的周期
上傳時間： 2014-01-23
上傳用戶：daoxiang126
資源簡介：CRC校驗串行實現(xiàn)方法,verilog源碼,利用反饋線性移位寄存器的方法,實現(xiàn)簡單,適用于串行通信協(xié)議中的CRC校驗.
上傳時間： 2014-11-24
上傳用戶：朗朗乾坤
資源簡介：實現(xiàn)產(chǎn)生偽隨機序列的部件 —— 線性反饋移位寄存器單元。 SFlog2為擴頻因子的底數(shù)為2的對數(shù)值，cycle為PN序列的周期，其值為2^SFlog2。initial_state為移位寄存器的初始狀態(tài)，generator_polynomial_coefficient為生成PN序列所需的本原多項式，對應(yīng)于移位寄存...
上傳時間： 2016-08-12
上傳用戶：zukfu
資源簡介：自動生成線形反饋移位寄存器的各種HDL源代碼和原理圖的工具
上傳時間： 2014-11-27
上傳用戶：lacsx
資源簡介：偽隨機序列產(chǎn)生器,線性反饋移位寄存器，原代碼。
上傳時間： 2014-07-12
上傳用戶：hj_18
資源簡介：偽隨機序列產(chǎn)生器－線性反饋移位寄存器，Verilog HDL 原代碼。
上傳時間： 2016-12-04
上傳用戶：zl5712176
資源簡介：偽隨機序列產(chǎn)生器－代進位反饋移位寄存器，matlab 原代碼。
上傳時間： 2016-12-04
上傳用戶：520
資源簡介：偽隨機序列產(chǎn)生器－filtered 代進位反饋移位寄存器，matlab 原代碼。
上傳時間： 2016-12-04
上傳用戶：iswlkje
資源簡介：現(xiàn)行反饋移位寄存器算法.通過這個算法可以生成一些線性移位寄存器的輸出序列
上傳時間： 2016-01-26
上傳用戶：jhksyghr
資源簡介：利用matlab編寫求取4級移位寄存器的M序列 設(shè)初始序列為:1 1 1 1 通過一個四級的移位寄存器,其中在第三級有負反饋(一個模二加法),即將序列的第三位和第四位相加(如序列1 1 1 1經(jīng)移位寄存器第一次移位后為0 1 1 1)的值再賦到第一位. 序列的周期為16.
上傳時間： 2016-02-14
上傳用戶：tfyt
資源簡介：一種基于移位寄存器的CAM的VHDL實現(xiàn),提供下載.
上傳時間： 2017-02-11
上傳用戶：ukuk
資源簡介：該問題是線性移位寄存器的綜合問題提出的，給定一個N長的 二元序列，如何求出產(chǎn)生這一序列的級數(shù)最小的線性移位寄存 器，即最短的線性移位寄存器
上傳時間： 2017-02-12
上傳用戶：梧桐
資源簡介：關(guān)于移位寄存器的驅(qū)動程序,你可以很方便的加入到自己的應(yīng)用程序
上傳時間： 2015-05-17
上傳用戶：s363994250
資源簡介：關(guān)于移位寄存器的驅(qū)動程序,你可以很方便的加入到自己的應(yīng)用程序
上傳時間： 2013-11-28
上傳用戶：qiaoyue
資源簡介：2/3 FEC編碼的另一種方法,即采用模擬硬件移位寄存器的方式,速度比較快。
上傳時間： 2013-12-24
上傳用戶：498732662
資源簡介：基于循環(huán)移位寄存器的ldpc編碼的仿真程序,好程序啊,
上傳時間： 2015-10-13
上傳用戶：zgu489
資源簡介：CPU外圍IC地址譯碼及讀寫寄存器的VHDL實現(xiàn)
上傳時間： 2015-10-30
上傳用戶：haoxiyizhong
資源簡介：任意級移位寄存器的全部M序列的構(gòu)成法，根據(jù)m序列的構(gòu)造，給出了一個一般方法，用計算機產(chǎn)生任意級移位寄存器的全部非平移等價的M序列
上傳時間： 2016-06-17
上傳用戶：ynwbosss
資源簡介：一個桶形移位寄存器的.v文件，含testbench
上傳時間： 2014-12-04
上傳用戶：lingzhichao
資源簡介：雙向移位寄存器的VHDL源程序,自己做實驗編寫的可以用 謝謝大家
上傳時間： 2014-01-21
上傳用戶：zhuyibin
資源簡介：偽隨機序列產(chǎn)生器－代進位反饋移位寄存器，verilog hdl 原代碼。
上傳時間： 2014-09-05
上傳用戶：xymbian
資源簡介：偽隨機序列產(chǎn)生器－filtered 代進位反饋移位寄存器，verilog hdl 原代碼。
上傳時間： 2016-12-04
上傳用戶：愛死愛死
資源簡介：雙向移位寄存器的原理設(shè)計程序，對于初學(xué)者將會有很大幫助，尤其在設(shè)計功能比較復(fù)雜的FPGA時，有些問題其實用這個就很簡單
上傳時間： 2014-12-07
上傳用戶：zhenyushaw
資源簡介：數(shù)字下變頻器的matlab實現(xiàn)，一定的設(shè)計指標(biāo)，可以用來知道vhdl程序設(shè)計
上傳時間： 2017-01-03
上傳用戶：TF2015
資源簡介：感知器的matlab實現(xiàn)，現(xiàn)在很好的啊，請大家
上傳時間： 2017-01-05
上傳用戶：iswlkje
資源簡介：該移位寄存器的功能是寄存輸入數(shù)據(jù)，并在控制信號作用下將輸入數(shù)據(jù)移位輸出。
上傳時間： 2017-05-26
上傳用戶：ayfeixiao
資源簡介：并入串出移位寄存器和8路并行輸出串行移位寄存器的VHDL代碼，經(jīng)Quartus II 5.1驗證可用
上傳時間： 2013-12-26
上傳用戶：D&L37
資源簡介：隨著信息時代的到來，用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經(jīng)信道傳輸后，到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控...
上傳時間： 2013-04-24
上傳用戶：思琦琦
資源簡介：用Verilog實現(xiàn)的移位寄存器，可以實現(xiàn)左移、右移等功能
上傳時間： 2014-01-23
上傳用戶：520
