自動生成線形反饋移位寄存器的各種HDL源代碼和原理圖的工具
資源簡介：自動生成線形反饋移位寄存器的各種HDL源代碼和原理圖的工具
上傳時間： 2014-11-27
上傳用戶：lacsx
資源簡介：實現產生偽隨機序列的部件 —— 線性反饋移位寄存器單元。 SFlog2為擴頻因子的底數為2的對數值，cycle為PN序列的周期，其值為2^SFlog2。initial_state為移位寄存器的初始狀態，generator_polynomial_coefficient為生成PN序列所需的本原多項式，對應于移位寄存...
上傳時間： 2016-08-12
上傳用戶：zukfu
資源簡介：偽隨機序列產生器－線性反饋移位寄存器，Verilog HDL 原代碼。
上傳時間： 2016-12-04
上傳用戶：zl5712176
資源簡介：偽隨機序列產生器－代進位反饋移位寄存器，verilog HDL 原代碼。
上傳時間： 2014-09-05
上傳用戶：xymbian
資源簡介：偽隨機序列產生器－filtered 代進位反饋移位寄存器，verilog HDL 原代碼。
上傳時間： 2016-12-04
上傳用戶：愛死愛死
資源簡介：現行反饋移位寄存器算法.通過這個算法可以生成一些線性移位寄存器的輸出序列
上傳時間： 2016-01-26
上傳用戶：jhksyghr
資源簡介：該程序用于實現密碼學中的線性反饋移位寄存器的模擬，本程序以5級為例，并可以判斷輸出數列的周期
上傳時間： 2014-01-23
上傳用戶：daoxiang126
資源簡介：線性反饋移位寄存器的matlab實現，可以任意設置抽頭（抽頭數小于等于3）
上傳時間： 2014-12-06
上傳用戶：redmoons
資源簡介：偽隨機序列產生器,線性反饋移位寄存器，原代碼。
上傳時間： 2014-07-12
上傳用戶：hj_18
資源簡介：偽隨機序列產生器－代進位反饋移位寄存器，matlab 原代碼。
上傳時間： 2016-12-04
上傳用戶：520
資源簡介：偽隨機序列產生器－filtered 代進位反饋移位寄存器，matlab 原代碼。
上傳時間： 2016-12-04
上傳用戶：iswlkje
資源簡介：8位雙向移位寄存器: 實現串行數據與并行數據的轉換,移位寄存數據功能的
上傳時間： 2016-12-23
上傳用戶：fxf126@126.com
資源簡介：通用串口收發器的移位寄存器 是verilog HDL編寫
上傳時間： 2017-04-18
上傳用戶：cooran
資源簡介：4位半的BCD AD轉換器的單片機單線接口設計,附源代碼和原理圖及PCB.
上傳時間： 2013-12-16
上傳用戶：xuanjie
資源簡介：介紹了51單片機用c語言或匯編編寫的34個程序和原理圖，如 中斷，定時，鍵盤，溫度檢測，密碼，AD,DA,自動小車，等
上傳時間： 2017-03-31
上傳用戶：84425894
資源簡介：STM32F103VBT6的核心板PCB和原理圖
上傳時間： 2013-06-26
上傳用戶：vaidya1bond007b1
資源簡介：這是一個用51單片機制作的8字顯示條屏,里面有源代碼和原理圖,希望能對大家對LED的學習有所幫助
上傳時間： 2013-12-24
上傳用戶：royzhangsz
資源簡介：是關于dct的Verilog HDL源代碼和測試程序
上傳時間： 2014-06-15
上傳用戶：四只眼
資源簡介：本電子書籍是對VC++的繪圖、字體和位圖的介紹.
上傳時間： 2014-01-09
上傳用戶：tfyt
資源簡介：68013開發的USB到232之間的轉換,有代碼和原理圖
上傳時間： 2013-12-19
上傳用戶：daoxiang126
資源簡介：SMDK44B0(三星S3C44B0 ARM芯片的開發板源代碼、原理圖與詳細的參考文檔)
上傳時間： 2016-02-09
上傳用戶：yyq123456789
資源簡介：51單片機C語言常用模塊與綜合系統設計實例精講-該書的源代碼和原理圖
上傳時間： 2014-01-18
上傳用戶：songnanhua
資源簡介：xilinx公司出的FPGA開發板和原理圖
上傳時間： 2017-04-02
上傳用戶：二驅蚊器
資源簡介：51單片機的以太網 Ethernet 源程序和原理圖
上傳時間： 2017-06-03
上傳用戶：gtzj
資源簡介：51單片機的模擬開關實例，包括源代碼和原理圖.rar
上傳時間： 2022-06-28
上傳用戶：kingwide
資源簡介：數字通信系統的設計及其性能和所傳輸的數字信號的統計特性有關。所謂 加擾技術，就是不增加多余度而擾亂信號，改變數字信號的統計特性，使其近 似于白噪聲統計特性的一種技術。這種技術的基礎是建立在反饋移位寄存器序 列（偽隨機序列）理論之上的。解擾是加...
上傳時間： 2014-01-23
上傳用戶：star_in_rain
資源簡介：6端口寄存器IP內核VHDL源代碼，所需的開發環境是QUARTUS II 6.0。
上傳時間： 2016-03-14
上傳用戶：hoperingcong
資源簡介：eeprom的Verilog HDL源代碼，含eeprom的讀寫！Quartus II5.0平臺測試通過！
上傳時間： 2013-12-19
上傳用戶：BOBOniu
資源簡介：介紹crc與帶反饋的線性移位寄存器（lfsr） 的原理（英文）
上傳時間： 2014-01-11
上傳用戶：784533221
資源簡介：利用Matlab編寫求取4級移位寄存器的M序列 設初始序列為:1 1 1 1 通過一個四級的移位寄存器,其中在第三級有負反饋(一個模二加法),即將序列的第三位和第四位相加(如序列1 1 1 1經移位寄存器第一次移位后為0 1 1 1)的值再賦到第一位. 序列的周期為16.
上傳時間： 2016-02-14
上傳用戶：tfyt
