相 關(guān) 資 源

• 利用verilog語言免費(fèi)下載

  資源簡介：利用verilog語言，設(shè)計分頻器，很不錯的參考資料

  標(biāo)簽： verilog 語言

  上傳時間： 2013-12-03

  上傳用戶：685

• 乘法實(shí)現(xiàn)利用verilog語言,經(jīng)過仿真驗(yàn)證,功能正確無誤.適用于初學(xué)者反復(fù)研究練習(xí)免費(fèi)下載

  資源簡介：乘法實(shí)現(xiàn)利用verilog語言,經(jīng)過仿真驗(yàn)證,功能正確無誤.適用于初學(xué)者反復(fù)研究練習(xí)

  標(biāo)簽： verilog 乘法 語言 仿真驗(yàn)證

  上傳時間： 2013-12-23

  上傳用戶：xauthu

• 利用verilog語言免費(fèi)下載

  資源簡介：利用verilog語言，從上至下層次管理的設(shè)計思想；verilog HDL的行為描述和結(jié)構(gòu)描述,實(shí)現(xiàn)8位頻率計，4個0檢測修正電路的原理說明

  標(biāo)簽： verilog 語言

  上傳時間： 2016-12-29

  上傳用戶：caozhizhi

• 利用verilog語言進(jìn)行FIFO設(shè)計免費(fèi)下載

  資源簡介：利用verilog語言進(jìn)行FIFO設(shè)計，在FPGA中實(shí)現(xiàn)32X8FIFO功能

  標(biāo)簽： verilog FIFO 語言

  上傳時間： 2017-03-16

  上傳用戶：569342831

• 利用verilog語言實(shí)現(xiàn)讀取ADS7822模數(shù)轉(zhuǎn)換芯片的串行輸出數(shù)據(jù)免費(fèi)下載

  資源簡介：利用verilog語言實(shí)現(xiàn)讀取ADS7822模數(shù)轉(zhuǎn)換芯片的串行輸出數(shù)據(jù)

  標(biāo)簽： verilog 7822 ADS 語言

  上傳時間： 2013-11-26

  上傳用戶：Altman

• 利用verilog硬件描述語言編寫的8為并行輸入的常crc校驗(yàn)?zāi)K。hdlc子模塊免費(fèi)下載

  資源簡介：利用verilog硬件描述語言編寫的8為并行輸入的常crc校驗(yàn)?zāi)K。hdlc子模塊

  標(biāo)簽： verilog hdlc crc 硬件描述語言

  上傳時間： 2016-05-10

  上傳用戶：xuanchangri

• verilog語言 利用FPGA控制SDRAM免費(fèi)下載

  資源簡介：verilog語言 利用FPGA控制SDRAM，相信很多朋友都需要 快下載吧

  標(biāo)簽： verilog SDRAM FPGA 語言

  上傳時間： 2016-06-06

  上傳用戶：qilin

• 用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗(yàn),可用.沒有經(jīng)過長期驗(yàn)證.做簡單修改即可應(yīng)用!免費(fèi)下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗(yàn),可用.沒有經(jīng)過長期驗(yàn)證.做簡單修改即可應(yīng)用!

  標(biāo)簽： verilog FPGA PWM 語言

  上傳時間： 2014-12-08

  上傳用戶：ouyangtongze

• 用verilog語言編寫的FPGA控制PWM的程序免費(fèi)下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗(yàn),可用.沒有經(jīng)過長期驗(yàn)證.做簡單修改即可應(yīng)用!

  標(biāo)簽： verilog FPGA PWM 語言

  上傳時間： 2013-08-16

  上傳用戶：梧桐

• verilog語言實(shí)現(xiàn)免費(fèi)下載

  資源簡介：verilog語言實(shí)現(xiàn)，利用BlockRAM實(shí)現(xiàn)FIFO。

  標(biāo)簽： verilog 語言

  上傳時間： 2014-11-18

  上傳用戶：zsjinju

• verilog語言實(shí)現(xiàn)的數(shù)字鐘免費(fèi)下載

  資源簡介：verilog語言實(shí)現(xiàn)的數(shù)字鐘，各種定時鬧鐘功能類似真實(shí)的表~利用EDA實(shí)驗(yàn)平臺實(shí)現(xiàn)~~

  標(biāo)簽： verilog 語言 數(shù)字

  上傳時間： 2014-06-21

  上傳用戶：plsee

• 基于verilog語言的實(shí)用FPGA設(shè)計(美）科夫曼免費(fèi)下載

  資源簡介：基于verilog語言的實(shí)用FPGA設(shè)計(美),國外verilog標(biāo)準(zhǔn)權(quán)威教材，現(xiàn)貢獻(xiàn)出來，不下別后悔~~

  標(biāo)簽： verilog FPGA 語言

  上傳時間： 2013-04-24

  上傳用戶：zhyiroy

• AD9289的控制，使用verilog語言免費(fèi)下載

  資源簡介：AD9289的控制 使用verilog語言

  標(biāo)簽： verilog 9289 AD 控制

  上傳時間： 2013-08-20

  上傳用戶：15501536189

• 基于cpld的pwm控制設(shè)計采用vhdl.verilog語言設(shè)計免費(fèi)下載

  資源簡介：基于cpld的pwm控制設(shè)計\r\n采用vhdl.verilog語言設(shè)計\r\n對大家比較有用

  標(biāo)簽： verilog cpld vhdl pwm

  上傳時間： 2013-08-20

  上傳用戶：sk5201314

• fpga-jpeg-verilog在fpga平臺使用verilog語言進(jìn)行jpeg算法實(shí)現(xiàn)免費(fèi)下載

  資源簡介：fpga-jpeg-verilog在fpga平臺使用verilog語言進(jìn)行jpeg算法實(shí)現(xiàn)

  標(biāo)簽： fpga-jpeg-verilog verilog fpga jpeg

  上傳時間： 2013-08-28

  上傳用戶：zoudejile

• 實(shí)現(xiàn)音樂播放的FPGA的實(shí)驗(yàn)源碼（verilog語言）免費(fèi)下載

  資源簡介：這是一個FPGA的實(shí)驗(yàn)源碼，可以實(shí)現(xiàn)對一段音樂的播放。用verilog語言編寫的，對初學(xué)者會有一定的幫助。

  標(biāo)簽： verilog FPGA 音樂播放 實(shí)驗(yàn)

  上傳時間： 2013-09-01

  上傳用戶：13215175592

• 采用verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來免費(fèi)下載

  資源簡介：采用verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來

  標(biāo)簽： verilog FPGA 語言 控制

  上傳時間： 2013-09-01

  上傳用戶：喵米米米

• 利用VHDL語言編寫的一個crc功能模塊免費(fèi)下載

  資源簡介：利用VHDL語言編寫的一個crc功能模塊，可下載到FPGA實(shí)現(xiàn)功能

  標(biāo)簽： VHDL crc 語言 編寫

  上傳時間： 2013-09-03

  上傳用戶：王慶才

• 十個練習(xí)讓你學(xué)會verilog語言免費(fèi)下載

  資源簡介：十個練習(xí)讓你學(xué)會verilog語言

  標(biāo)簽： verilog 語言

  上傳時間： 2013-10-31

  上傳用戶：xjy441694216

• 十個練習(xí)讓你學(xué)會verilog語言免費(fèi)下載

  資源簡介：十個練習(xí)讓你學(xué)會verilog語言

  標(biāo)簽： verilog 語言

  上傳時間： 2015-01-01

  上傳用戶：rlgl123

• 利用C語言求應(yīng)力免費(fèi)下載

  資源簡介：利用C語言求應(yīng)力

  標(biāo)簽： C語言 應(yīng)力

  上傳時間： 2014-01-27

  上傳用戶：FreeSky

• 一個利用C#語言實(shí)現(xiàn)的遺傳算法源程序免費(fèi)下載

  資源簡介：一個利用C#語言實(shí)現(xiàn)的遺傳算法源程序

  標(biāo)簽： 語言 算法 源程序

  上傳時間： 2015-03-06

  上傳用戶：源弋弋

• 計算兩個矩陣的乘法,利用c語言實(shí)現(xiàn)免費(fèi)下載

  資源簡介：計算兩個矩陣的乘法,利用c語言實(shí)現(xiàn)

  標(biāo)簽： 計算 矩陣 乘法 c語言

  上傳時間： 2015-03-08

  上傳用戶：txfyddz

• 本文介紹了使用verilog語言進(jìn)行硬件設(shè)計的一些基本技巧免費(fèi)下載

  資源簡介：本文介紹了使用verilog語言進(jìn)行硬件設(shè)計的一些基本技巧

  標(biāo)簽： verilog 語言 硬件設(shè)計 基本技巧

  上傳時間： 2015-03-15

  上傳用戶：wkchong

• 利用C語言實(shí)現(xiàn)免費(fèi)下載

  資源簡介：利用C語言實(shí)現(xiàn)，8種排序算法！ 例如：插入排序、快速排序、選擇排序、冒泡排序、堆排序、希爾排序、歸并排序、基數(shù)排序！

  標(biāo)簽： C語言

  上傳時間： 2015-03-17

  上傳用戶：小眼睛LSL

• 利用C語言實(shí)現(xiàn)迷宮算法。 利用隨機(jī)函數(shù)生成迷宮免費(fèi)下載

  資源簡介：利用C語言實(shí)現(xiàn)迷宮算法。 利用隨機(jī)函數(shù)生成迷宮，并顯示所有路徑！

  標(biāo)簽： C語言 迷宮算法 函數(shù) 迷宮

  上傳時間： 2015-03-17

  上傳用戶：thinode

• 學(xué)籍管理系統(tǒng)!利用C語言實(shí)現(xiàn)! 在構(gòu)思基本模塊時免費(fèi)下載

  資源簡介：學(xué)籍管理系統(tǒng)!利用C語言實(shí)現(xiàn)! 在構(gòu)思基本模塊時，訂立了“讀取文件到內(nèi)存形成鏈表，對鏈表的操作，將內(nèi)存的鏈表內(nèi)容保存到文件”三大基本塊。 讀取文件：在main函數(shù)里完成。原理是，先檢查文件指針是否在末尾，若否，則在內(nèi)存開辟一個單位長度，在文件中讀取...

  標(biāo)簽： 管理系統(tǒng) C語言 模塊

  上傳時間： 2014-01-03

  上傳用戶：dsgkjgkjg

• 掌握網(wǎng)絡(luò)基礎(chǔ)概念利用Java語言在傳輸層進(jìn)行編程UDP、TCP利用Java語言在應(yīng)用層進(jìn)行編程SMTP、POP3、HTTP掌握服務(wù)器端編程技術(shù)Servlet利用Java語言進(jìn)行簡單的分布式計算RMI、免費(fèi)下載

  資源簡介：掌握網(wǎng)絡(luò)基礎(chǔ)概念利用Java語言在傳輸層進(jìn)行編程UDP、TCP利用Java語言在應(yīng)用層進(jìn)行編程SMTP、POP3、HTTP掌握服務(wù)器端編程技術(shù)Servlet利用Java語言進(jìn)行簡單的分布式計算RMI、CORBA

  標(biāo)簽： Java Servlet HTTP SMTP

  上傳時間： 2015-03-19

  上傳用戶：風(fēng)之驕子

• 利用C語言實(shí)現(xiàn)兩個多項(xiàng)式的加法免費(fèi)下載

  資源簡介：利用C語言實(shí)現(xiàn)兩個多項(xiàng)式的加法，依次輸入輸入指數(shù)和系數(shù)，數(shù)據(jù)輸入以（0，0）結(jié)束

  標(biāo)簽： C語言 多項(xiàng)式 加法

  上傳時間： 2015-03-22

  上傳用戶：ynwbosss

• 一個利用C語言來實(shí)現(xiàn)加密算法之DES算法的源碼。免費(fèi)下載

  資源簡介：一個利用C語言來實(shí)現(xiàn)加密算法之DES算法的源碼。

  標(biāo)簽： DES C語言 加密算法 算法

  上傳時間： 2015-03-22

  上傳用戶：fhzm5658