相 關(guān) 資 源

• verilog語言 利用FPGA控制SDRAM免費(fèi)下載

  資源簡介：verilog語言 利用FPGA控制SDRAM，相信很多朋友都需要 快下載吧

  標(biāo)簽： verilog SDRAM FPGA 語言

  上傳時(shí)間： 2016-06-06

  上傳用戶：qilin

• verilog hdl寫的利用FPGA控制ad7865進(jìn)行多路ad數(shù)據(jù)采集的程序源代碼。免費(fèi)下載

  資源簡介：verilog hdl寫的利用FPGA控制ad7865進(jìn)行多路ad數(shù)據(jù)采集的程序源代碼。

  標(biāo)簽： verilog FPGA 7865 hdl

  上傳時(shí)間： 2016-03-09

  上傳用戶：希醬大魔王

• 使用verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器免費(fèi)下載

  資源簡介：使用verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器

  標(biāo)簽： verilog SDRAM FPGA 控制器

  上傳時(shí)間： 2013-08-08

  上傳用戶：litianchu

• 用verilog語言在FPGA中實(shí)現(xiàn)fifo功能！免費(fèi)下載

  資源簡介：用verilog語言在FPGA中實(shí)現(xiàn)fifo功能！

  標(biāo)簽： verilog FPGA fifo 語言

  上傳時(shí)間： 2015-05-02

  上傳用戶：epson850

• 用VHDL編寫的由FPGA控制SDRAM的存儲控制程序免費(fèi)下載

  資源簡介：用VHDL編寫的由FPGA控制SDRAM的存儲控制程序

  標(biāo)簽： SDRAM VHDL FPGA 編寫

  上傳時(shí)間： 2013-12-14

  上傳用戶：waizhang

• 利用FPGA控制PS2免費(fèi)下載

  資源簡介：利用FPGA控制PS2 ，很實(shí)用的，對初學(xué)者很有幫助

  標(biāo)簽： FPGA PS2 控制

  上傳時(shí)間： 2014-01-10

  上傳用戶：zxc23456789

• 用verilog語言在FPGA內(nèi)實(shí)現(xiàn)一256個(gè)采樣點(diǎn)的正弦波免費(fèi)下載

  資源簡介：用verilog語言在FPGA內(nèi)實(shí)現(xiàn)一256個(gè)采樣點(diǎn)的正弦波，已嘗試，挺好用的~~~

  標(biāo)簽： verilog FPGA 256 語言

  上傳時(shí)間： 2017-03-18

  上傳用戶：685

• 使用verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器免費(fèi)下載

  資源簡介：使用verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器

  標(biāo)簽： verilog SDRAM FPGA 控制器

  上傳時(shí)間： 2014-01-02

  上傳用戶：changeboy

• EMIF接口調(diào)試代碼，使用的是verilog語言，FPGA與DSP通信，測試成功.免費(fèi)下載

  資源簡介：EMIF接口調(diào)試代碼，使用的是verilog語言，F(xiàn)PGA與DSP通信，測試成功.

  標(biāo)簽： emif 接口 verilog FPGA dsp

  上傳時(shí)間： 2022-06-27

  上傳用戶：

• 用verilog語言編寫的FPGA控制PWM的程序免費(fèi)下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗(yàn),可用.沒有經(jīng)過長期驗(yàn)證.做簡單修改即可應(yīng)用!

  標(biāo)簽： verilog FPGA PWM 語言

  上傳時(shí)間： 2013-08-16

  上傳用戶：梧桐

• 用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗(yàn),可用.沒有經(jīng)過長期驗(yàn)證.做簡單修改即可應(yīng)用!免費(fèi)下載

  資源簡介：用verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗(yàn),可用.沒有經(jīng)過長期驗(yàn)證.做簡單修改即可應(yīng)用!

  標(biāo)簽： verilog FPGA PWM 語言

  上傳時(shí)間： 2014-12-08

  上傳用戶：ouyangtongze

• 采用verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來免費(fèi)下載

  資源簡介：采用verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來

  標(biāo)簽： verilog FPGA 語言 控制

  上傳時(shí)間： 2013-09-01

  上傳用戶：喵米米米

• 采用verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來免費(fèi)下載

  資源簡介：采用verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲起來

  標(biāo)簽： verilog FPGA 語言 控制

  上傳時(shí)間： 2013-12-25

  上傳用戶：小鵬

• 利用FPGA和硬件描述語言來控制字符型液晶顯示器的讀寫免費(fèi)下載

  資源簡介：利用FPGA和硬件描述語言來控制字符型液晶顯示器的讀寫

  標(biāo)簽： FPGA 硬件描述語言 控制 字符型液晶

  上傳時(shí)間： 2014-01-12

  上傳用戶：hfmm633

• 利用FPGA來實(shí)現(xiàn)一個(gè)簡單的醫(yī)療呼叫系統(tǒng)免費(fèi)下載

  資源簡介：利用FPGA來實(shí)現(xiàn)一個(gè)簡單的醫(yī)療呼叫系統(tǒng)，使用語言verilog

  標(biāo)簽： FPGA 呼叫系統(tǒng)

  上傳時(shí)間： 2013-08-06

  上傳用戶：kytqcool

• AD9289的控制，使用verilog語言免費(fèi)下載

  資源簡介：AD9289的控制 使用verilog語言

  標(biāo)簽： verilog 9289 AD 控制

  上傳時(shí)間： 2013-08-20

  上傳用戶：15501536189

• FPGA-jpeg-verilog在FPGA平臺使用verilog語言進(jìn)行jpeg算法實(shí)現(xiàn)免費(fèi)下載

  資源簡介：FPGA-jpeg-verilog在FPGA平臺使用verilog語言進(jìn)行jpeg算法實(shí)現(xiàn)

  標(biāo)簽： FPGA-jpeg-verilog verilog FPGA jpeg

  上傳時(shí)間： 2013-08-28

  上傳用戶：zoudejile

• 實(shí)現(xiàn)音樂播放的FPGA的實(shí)驗(yàn)源碼（verilog語言）免費(fèi)下載

  資源簡介：這是一個(gè)FPGA的實(shí)驗(yàn)源碼，可以實(shí)現(xiàn)對一段音樂的播放。用verilog語言編寫的，對初學(xué)者會有一定的幫助。

  標(biāo)簽： verilog FPGA 音樂播放 實(shí)驗(yàn)

  上傳時(shí)間： 2013-09-01

  上傳用戶：13215175592

• 基于verilog HDL語言的FPGA源程序免費(fèi)下載

  資源簡介：本原碼是基于verilog HDL語言的FPGA原程序，主要用于測頻率，特點(diǎn)主要是可以更快地測頻。實(shí)時(shí)性更高。

  標(biāo)簽： verilog FPGA HDL 語言

  上傳時(shí)間： 2013-09-01

  上傳用戶：1417818867

• FPGA上的verilog語言編程。通過查找表實(shí)現(xiàn)直接數(shù)字頻率合成。在主控部分通過鍵盤選擇正弦波免費(fèi)下載

  資源簡介：FPGA上的verilog語言編程。通過查找表實(shí)現(xiàn)直接數(shù)字頻率合成。在主控部分通過鍵盤選擇正弦波，方波，三角波，斜波，以及四種波形的任意兩種的疊加，以及四種波形的疊加；通過控制頻率控制字C的大小，以控制輸出波形頻率，實(shí)現(xiàn)1Hz的微調(diào)；通過地址變換實(shí)現(xiàn)波形...

  標(biāo)簽： verilog FPGA 語言編程 查找表

  上傳時(shí)間： 2015-09-27

  上傳用戶：songrui

• 利用verilog語言進(jìn)行FIFO設(shè)計(jì)免費(fèi)下載

  資源簡介：利用verilog語言進(jìn)行FIFO設(shè)計(jì)，在FPGA中實(shí)現(xiàn)32X8FIFO功能

  標(biāo)簽： verilog FIFO 語言

  上傳時(shí)間： 2017-03-16

  上傳用戶：569342831

• 這個(gè)是用verilog語言編寫的基于FPGA的交通燈控制器免費(fèi)下載

  資源簡介：這個(gè)是用verilog語言編寫的基于FPGA的交通燈控制器，分別控制四個(gè)方向上的交通燈的通斷

  標(biāo)簽： verilog FPGA 語言 編寫

  上傳時(shí)間： 2017-06-12

  上傳用戶：hfmm633

• 基于FPGA的SDRAM控制器verilog代碼免費(fèi)下載

  資源簡介：基于FPGA的SDRAM控制器verilog代碼，開發(fā)環(huán)境為Quartus6.1，控制SDRAM實(shí)現(xiàn)對同一片地址先寫后讀。

  標(biāo)簽： verilog SDRAM FPGA 控制器

  上傳時(shí)間： 2013-12-20

  上傳用戶：xieguodong1234

• 基于verilog語言的實(shí)用FPGA設(shè)計(jì)(美）科夫曼免費(fèi)下載

  資源簡介：基于verilog語言的實(shí)用FPGA設(shè)計(jì)(美),國外verilog標(biāo)準(zhǔn)權(quán)威教材，現(xiàn)貢獻(xiàn)出來，不下別后悔~~

  標(biāo)簽： verilog FPGA 語言

  上傳時(shí)間： 2013-04-24

  上傳用戶：zhyiroy

• 基于cpld的pwm控制設(shè)計(jì)采用vhdl.verilog語言設(shè)計(jì)免費(fèi)下載

  資源簡介：基于cpld的pwm控制設(shè)計(jì)\r\n采用vhdl.verilog語言設(shè)計(jì)\r\n對大家比較有用

  標(biāo)簽： verilog cpld vhdl pwm

  上傳時(shí)間： 2013-08-20

  上傳用戶：sk5201314

• 利用FPGA實(shí)現(xiàn)SDRAM控制器的設(shè)計(jì)免費(fèi)下載

  資源簡介：FPGA的應(yīng)用，SDRAM

  標(biāo)簽： SDRAM FPGA 控制器

  上傳時(shí)間： 2014-12-28

  上傳用戶：aesuser

• 用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于FPGA平臺免費(fèi)下載

  資源簡介：用verilog語言編寫的全數(shù)字鎖相環(huán)的源代碼,基于FPGA平臺

  標(biāo)簽： verilog FPGA 語言 編寫

  上傳時(shí)間： 2015-06-13

  上傳用戶：wanqunsheng

• 使用FPGA控制蜂鳴器的程序,用verilog HDL設(shè)計(jì),可以是蜂鳴器發(fā)出各種不同的聲音免費(fèi)下載

  資源簡介：使用FPGA控制蜂鳴器的程序,用verilog HDL設(shè)計(jì),可以是蜂鳴器發(fā)出各種不同的聲音

  標(biāo)簽： verilog FPGA HDL 蜂鳴器

  上傳時(shí)間： 2013-12-21

  上傳用戶：wendy15

• 本原碼是基于verilog HDL語言的FPGA原程序免費(fèi)下載

  資源簡介：本原碼是基于verilog HDL語言的FPGA原程序，主要用于測頻率，特點(diǎn)主要是可以更快地測頻。實(shí)時(shí)性更高。

  標(biāo)簽： verilog FPGA HDL 語言

  上傳時(shí)間： 2015-08-04

  上傳用戶：15071087253

• 用c語言編寫的利用圖形控制寄存器功能寫像素函數(shù)免費(fèi)下載

  資源簡介：用c語言編寫的利用圖形控制寄存器功能寫像素函數(shù)，其中有定義索引寄存器端口地址和數(shù)據(jù)寄存器端口地址。

  標(biāo)簽： c語言 編寫 圖形 像素

  上傳時(shí)間： 2014-01-08

  上傳用戶：talenthn