基于CPLD的計(jì)數(shù)器 實(shí)現(xiàn)光纖測(cè)距，包含與單片機(jī)的時(shí)序控制 Verilog 實(shí)現(xiàn) 通過仿真
資源簡(jiǎn)介：基于CPLD的計(jì)數(shù)器 實(shí)現(xiàn)光纖測(cè)距，包含與單片機(jī)的時(shí)序控制 Verilog 實(shí)現(xiàn) 通過仿真
上傳時(shí)間： 2016-10-01
上傳用戶：stella2015
資源簡(jiǎn)介：主要是一些基于CPLD的音樂實(shí)現(xiàn)方法，內(nèi)有ppt，文檔，和芯片說明
上傳時(shí)間： 2014-02-19
上傳用戶：cmc_68289287
資源簡(jiǎn)介：實(shí)現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計(jì)源碼
上傳時(shí)間： 2013-04-24
上傳用戶：zhf1234
資源簡(jiǎn)介：實(shí)現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計(jì)源碼
上傳時(shí)間： 2013-09-04
上傳用戶：zhuyibin
資源簡(jiǎn)介：實(shí)現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計(jì)源碼
上傳時(shí)間： 2015-06-03
上傳用戶：gyq
資源簡(jiǎn)介：基于CPLD的棋類比賽計(jì)時(shí)時(shí)鐘,第一個(gè)CNT60實(shí)現(xiàn)秒鐘計(jì)時(shí)功能，第二個(gè)CNT60實(shí)現(xiàn)分鐘的計(jì)時(shí)功能，CTT3完成兩小時(shí)的計(jì)時(shí)功能。秒鐘計(jì)時(shí)模塊的進(jìn)位端和開關(guān)K1相與提供分鐘的計(jì)時(shí)模塊使能，當(dāng)秒種計(jì)時(shí)模塊計(jì)時(shí)到59時(shí)向分種計(jì)時(shí)模塊進(jìn)位，同時(shí)自己清零。同理分種計(jì)時(shí)...
上傳時(shí)間： 2015-08-18
上傳用戶：aeiouetla
資源簡(jiǎn)介：實(shí)現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計(jì)源碼
上傳時(shí)間： 2014-01-04
上傳用戶：bakdesec
資源簡(jiǎn)介：基于CPLD的數(shù)字圖像邊緣檢測(cè)算法的實(shí)現(xiàn)，vhdl源程序
上傳時(shí)間： 2015-12-11
上傳用戶：libenshu01
資源簡(jiǎn)介：實(shí)現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計(jì)源碼
上傳時(shí)間： 2014-01-21
上傳用戶：klin3139
資源簡(jiǎn)介：一個(gè)用VHDL編程基于CPLD的EDA實(shí)驗(yàn)板開發(fā)可以實(shí)現(xiàn)順計(jì)時(shí)和倒計(jì)時(shí)的秒表。要求計(jì)時(shí)的范圍為00.0S~99.9S，用三位數(shù)碼管顯示。 （1） 倒計(jì)時(shí)：通過小鍵盤可以實(shí)現(xiàn)設(shè)定計(jì)時(shí)時(shí)間（以秒為單位，最大計(jì)時(shí)時(shí)間為99.9秒）。通過鍵盤實(shí)現(xiàn)計(jì)時(shí)開始、計(jì)時(shí)結(jié)束。當(dāng)所設(shè)定的...
上傳時(shí)間： 2013-12-01
上傳用戶：zhangjinzj
資源簡(jiǎn)介：基于CPLD的擾碼與解擾碼器的設(shè)計(jì)，擾碼用M序列實(shí)現(xiàn)，m序列級(jí)數(shù)和頻率可選
上傳時(shí)間： 2013-08-21
上傳用戶：jiahao131
資源簡(jiǎn)介：復(fù)雜可編程邏輯器件（CPLD）結(jié)合了專用集成電路和DSP 的優(yōu)勢(shì)，既具有很高的處理速度，又具有一定的靈活性。因此，基于CPLD 的數(shù)字調(diào)制系統(tǒng)的研究具有重要的實(shí)際意義。本文論述了如何用CPLD 實(shí)現(xiàn)PSK 數(shù)字調(diào)制系統(tǒng)的方法。
上傳時(shí)間： 2013-11-15
上傳用戶：caoyuanyuan1818
資源簡(jiǎn)介：基于CPLD的擾碼與解擾碼器的設(shè)計(jì)，擾碼用M序列實(shí)現(xiàn)，m序列級(jí)數(shù)和頻率可選
上傳時(shí)間： 2016-06-21
上傳用戶：Shaikh
資源簡(jiǎn)介：基于CPLD的CCD驅(qū)動(dòng)程序源碼，本人已經(jīng)測(cè)試過，配合單片機(jī)控制，就能實(shí)現(xiàn)CPLD對(duì)CCD的驅(qū)動(dòng)控制和曝光控制
上傳時(shí)間： 2014-01-15
上傳用戶：talenthn
資源簡(jiǎn)介：基于CPLD的振弦式傳感器的頻率測(cè)量技術(shù),完整版本的論文。摘要：振弦傳感器具有諧振頻率范圍寬的特點(diǎn)。為了在較大頻段內(nèi)實(shí)現(xiàn)高精度測(cè)量,設(shè)計(jì)了一種用等精度測(cè)頻法實(shí)現(xiàn)振弦式傳感器頻率測(cè)量的方法。在詳細(xì)介紹等精度測(cè)頻的基本原理的基礎(chǔ)上,利用大規(guī)?？删幊踢?..
上傳時(shí)間： 2021-12-18
上傳用戶：
資源簡(jiǎn)介：基于CPLD的光積分時(shí)間可調(diào)線陣CCD驅(qū)動(dòng)電路設(shè)計(jì)
上傳時(shí)間： 2013-08-15
上傳用戶：lalalal
資源簡(jiǎn)介：verilog編寫基于fpga的DDS實(shí)現(xiàn)
上傳時(shí)間： 2013-08-19
上傳用戶：neu_liyan
資源簡(jiǎn)介：基于CPLD的pwm控制設(shè)計(jì)\r\n采用vhdl.verilog語(yǔ)言設(shè)計(jì)\r\n對(duì)大家比較有用
上傳時(shí)間： 2013-08-20
上傳用戶：sk5201314
資源簡(jiǎn)介：一種基于CPLD 的PWM控制電路設(shè)計(jì)，僅供參考
上傳時(shí)間： 2013-08-22
上傳用戶：wxqman
資源簡(jiǎn)介：基于CPLD的雙屏結(jié)構(gòu)液晶控制器的研究與設(shè)計(jì)作者：黃麗薇.doc
上傳時(shí)間： 2013-08-22
上傳用戶：leyesome
資源簡(jiǎn)介：基于CPLD的數(shù)字采集系統(tǒng), 值得借鑒.
上傳時(shí)間： 2013-08-24
上傳用戶：元宵漢堡包
資源簡(jiǎn)介：基于CPLD的交通燈系統(tǒng)設(shè)計(jì)，可以給大家參考一下喲
上傳時(shí)間： 2013-08-24
上傳用戶：x18010875091
資源簡(jiǎn)介：基于CPLD的hdb3編碼器\r\n
上傳時(shí)間： 2013-08-29
上傳用戶：gxmm
資源簡(jiǎn)介：基于CPLD的USB下載電纜設(shè)計(jì).rar
上傳時(shí)間： 2013-08-31
上傳用戶：小儒尼尼奧
資源簡(jiǎn)介：基于CPLD的交通燈設(shè)計(jì)\r\n
上傳時(shí)間： 2013-08-31
上傳用戶：skfreeman
資源簡(jiǎn)介：在無線傳送領(lǐng)域,基于FPGA 的DDS 實(shí)現(xiàn)的幾種方式
上傳時(shí)間： 2013-09-01
上傳用戶：ttpay
資源簡(jiǎn)介：基于CPLD的多功能信號(hào)發(fā)生器設(shè)計(jì).PDF
上傳時(shí)間： 2013-09-02
上傳用戶：lnnn30
資源簡(jiǎn)介：基于CPLD的FSK信號(hào)發(fā)生器的設(shè)計(jì).PDF
上傳時(shí)間： 2013-09-03
上傳用戶：zhuyibin
資源簡(jiǎn)介：基于CPLD的二進(jìn)制碼轉(zhuǎn)換為二十進(jìn)制（BCD）碼的電路[1].pdf
上傳時(shí)間： 2013-09-03
上傳用戶：rtsm07
資源簡(jiǎn)介：基于fpga的usb實(shí)現(xiàn)，包含簡(jiǎn)介，程序，原理圖，與大家分享！
上傳時(shí)間： 2013-09-05
上傳用戶：wudu0932
