基于cpld的hdb3編碼器\r\n
資源簡介:基于cpld的hdb3編碼器\r\n
上傳時間: 2013-08-29
上傳用戶:gxmm
資源簡介:基于cpld的hdb3編碼器 基于cpld的hdb3編碼器
上傳時間: 2015-10-27
上傳用戶:BOBOniu
資源簡介:基于cpld的旋轉(zhuǎn)編碼器接口電路設(shè)計及應(yīng)用? ? ? ? ? ? ? ? ? ?
上傳時間: 2022-07-19
上傳用戶:
資源簡介:基于fpga的交織編碼器設(shè)計,主要講敘如何在fpga上實現(xiàn)交織編碼器。
上傳時間: 2017-05-28
上傳用戶:xjz632
資源簡介:基于FPGA的PCM編碼器與解碼器的設(shè)計
上傳時間: 2014-12-03
上傳用戶:yangbo69
資源簡介:基于FPGA的PCM編碼器與解碼器的設(shè)計
上傳時間: 2017-06-11
上傳用戶:拔絲土豆
資源簡介:未來的時代是信息時代,信息需要通過媒體來進(jìn)行記錄、傳播和獲取。視頻數(shù)據(jù)的壓縮技術(shù)和解壓縮技術(shù)成了多媒體技術(shù)中的關(guān)鍵技術(shù)之一,本論文設(shè)計的芯片正是基于FPGA實現(xiàn)視頻編碼器的設(shè)計,主要面向于對音頻和視頻信號進(jìn)行壓縮和解壓縮的廣泛場合。 本論文首先...
上傳時間: 2013-06-28
上傳用戶:aa17807091
資源簡介:緊固件 11冊 pdf版
上傳時間: 2013-04-15
上傳用戶:eeworm
資源簡介:·卷積編碼及基于DSP的Viterbi譯碼器設(shè)計
上傳時間: 2013-04-24
上傳用戶:Jason1990
資源簡介:基于cpld的擾碼與解擾碼器的設(shè)計,擾碼用M序列實現(xiàn),m序列級數(shù)和頻率可選
上傳時間: 2013-08-21
上傳用戶:jiahao131
資源簡介:一個德國人用匯編寫的基于15個采樣點(diǎn)的dcc編碼器
上傳時間: 2015-04-16
上傳用戶:1051290259
資源簡介:基于cpld的擾碼與解擾碼器的設(shè)計,擾碼用M序列實現(xiàn),m序列級數(shù)和頻率可選
上傳時間: 2016-06-21
上傳用戶:Shaikh
資源簡介:基于單片機(jī)實現(xiàn)遙控編碼器PT2262的軟件解碼
上傳時間: 2013-12-30
上傳用戶:愛死愛死
資源簡介:基于cpld的簽到器的設(shè)計,用三維數(shù)組隊人名進(jìn)行儲存
上傳時間: 2014-01-14
上傳用戶:fxf126@126.com
資源簡介:基于狀態(tài)圖的光電編碼器4倍頻vhdl程序,輸入相位差90度的兩相,輸出倍頻和方向信號
上傳時間: 2013-12-13
上傳用戶:aa17807091
資源簡介:基于vhdl的hdb3編譯碼器的設(shè)計與實現(xiàn)
上傳時間: 2014-01-13
上傳用戶:2525775
資源簡介:對于H.264視頻編碼系統(tǒng),雖然單純用軟件也可以實現(xiàn)整個編碼過程,但是由于整個編碼系統(tǒng)的算法復(fù)雜度很高,里面又有大量的數(shù)學(xué)運(yùn)算,使得軟件的計算能力差、速度慢,容易造成總線擁擠,所以單純地依靠軟件無法實現(xiàn)視頻編碼的要求。為了縮短整個編碼的時間,提...
上傳時間: 2013-06-30
上傳用戶:hehuaiyu
資源簡介:一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量,甚至直流分量,這些信號往往不宜直接用于傳輸,易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式,而該方式的地面解碼電路...
上傳時間: 2013-05-26
上傳用戶:teddysha
資源簡介:ISO和ITU-T制定的一系列視頻編碼國際標(biāo)準(zhǔn)的推出,開創(chuàng)了視頻通信和存儲應(yīng)用的新紀(jì)元。從H.261視頻編碼建議,到H.262/3、MPEG-1/2/4等都有一個共同的不斷追求的目標(biāo),即在盡可能低的碼率(或存儲容量)下獲得盡可能好的圖像質(zhì)量。 本課題的研究建立在目前主流的...
上傳時間: 2013-04-24
上傳用戶:xiangwuy
資源簡介:一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量,甚至直流分量,這些信號往往不宜直接用于傳輸,易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式,而該方式的地面解碼電路...
上傳時間: 2013-04-24
上傳用戶:siguazgb
資源簡介:介紹了MSK信號的優(yōu)點(diǎn),并分析了其實現(xiàn)原理,提出一種MSK高性能數(shù)字調(diào)制器的FPGA實現(xiàn)方案;采用自頂向下的設(shè)計思想,將系統(tǒng)分成串/并變換器、差分編碼器、數(shù)控振蕩器、移相器、乘法電路和加法電路等6大模塊,重點(diǎn)論述了串/并變換、差分編碼、數(shù)控振蕩器的實現(xiàn)...
上傳時間: 2013-11-23
上傳用戶:dvfeng
資源簡介:摘要! 就如何使用單片機(jī)對旋轉(zhuǎn)增量編碼器鑒相進(jìn)行了研究! 給出了常用的鑒相算法以及識 別"毛刺#的方法!并通過在!AVR單片機(jī)上編程驗證了所給出的鑒相方法$ 更多編碼器知識請訪問http://www.elecfans.com/zhuanti/20111111242149.html ?
上傳時間: 2013-11-16
上傳用戶:wojiaohs
資源簡介:為了實現(xiàn)對位移測量的需求,提出了一種基于增量式光電編碼器的位移傳感器的設(shè)計方案,并完成系統(tǒng)的軟硬件設(shè)計。傳感器硬件部分主要包括增量式光電編碼器、信號的傳輸處理和測量結(jié)果的顯示。軟件部分采用匯編語言設(shè)計,實時解算測量結(jié)果并驅(qū)動顯示屏顯示。實際...
上傳時間: 2014-12-29
上傳用戶:13686209316
資源簡介:一個用VHDL編程基于cpld的EDA實驗板開發(fā)可以實現(xiàn)順計時和倒計時的秒表。要求計時的范圍為00.0S~99.9S,用三位數(shù)碼管顯示。 (1) 倒計時:通過小鍵盤可以實現(xiàn)設(shè)定計時時間(以秒為單位,最大計時時間為99.9秒)。通過鍵盤實現(xiàn)計時開始、計時結(jié)束。當(dāng)所設(shè)定的...
上傳時間: 2013-12-01
上傳用戶:zhangjinzj
資源簡介:這是一個hdb3編碼器,可以將普通的二進(jìn)制序列轉(zhuǎn)化為符合hdb3編碼規(guī)則的雙極性序列
上傳時間: 2014-01-01
上傳用戶:litianchu
資源簡介:實現(xiàn)基于cpld的CCD采集系統(tǒng)設(shè)計源碼
上傳時間: 2013-04-24
上傳用戶:zhf1234
資源簡介:基于 MSP430F149的MP3 播放器 PCB圖
上傳時間: 2013-06-26
上傳用戶:brucewan
資源簡介:LDPC(低密度奇偶校驗碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實際通信系統(tǒng)是本課題的研究重點(diǎn)。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現(xiàn)的前提下,結(jié)合連續(xù)相位MSK調(diào)制,滿足歸一化信噪比SNR=2dB時,系統(tǒng)誤碼率低于10-4。...
上傳時間: 2013-08-02
上傳用戶:林魚2016
資源簡介:·用MATLAB編寫的LPC編碼器及解碼器源代碼
上傳時間: 2013-04-24
上傳用戶:jhksyghr
資源簡介:基于FPGA的分頻器,可以根據(jù)更改參數(shù),實現(xiàn)不同倍數(shù)的分頻.
上傳時間: 2013-08-15
上傳用戶:llwap