LCD的通用驅(qū)動電路IP核設(shè)計.....
資源簡介：LCD的通用驅(qū)動電路IP核設(shè)計.....
上傳時間： 2014-08-16
上傳用戶：whenfly
資源簡介：基于EDA技術(shù)的兼容MCS_51單片機(jī)IP核設(shè)計,供參考設(shè)計
上傳時間： 2014-12-04
上傳用戶：changeboy
資源簡介：結(jié)合視頻壓縮的理論以及IP核設(shè)計中對于仿真驗證的要求,本文設(shè)計了視頻壓縮IP核FPGA仿真驗證平臺.其硬件子平臺以Xilinx公司XC2V3000為核心,針對視頻壓縮IP核應(yīng)用仿真要求設(shè)計外圍電路,構(gòu)建一個視頻壓縮IP核的硬件仿真原型,采用運(yùn)行于上位機(jī)上的控制和驅(qū)動軟件...
上傳時間： 2013-05-31
上傳用戶：ikemada
資源簡介：介紹一款基于SOPC的TFT-LCD觸控屏控制器IP核的設(shè)計與實現(xiàn)。采用Verilog HDL作控制器的模塊設(shè)計，并用ModelSim仿真測試，驗證其正確性；利用嵌入式SOPC開發(fā)工具，在開發(fā)板上完成觸控屏顯示驅(qū)動及其控制模塊的系統(tǒng)設(shè)計，給出系統(tǒng)硬、軟件設(shè)計，實現(xiàn)TFT-LCD觸控...
上傳時間： 2013-12-24
上傳用戶：sdq_123
資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...
上傳時間： 2013-11-06
上傳用戶：songkun
資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...
上傳時間： 2013-12-22
上傳用戶：forzalife
資源簡介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實現(xiàn)的主流技術(shù)。流片風(fēng)險與費(fèi)用增加、上市時間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計服務(wù)者和芯片集成者三個層次。SOC設(shè)計已走向基于IP集成的平臺設(shè)計階段，經(jīng)過嚴(yán)格驗證質(zhì)量可靠的IP核成為...
上傳時間： 2013-06-12
上傳用戶：mqien
資源簡介：本文介紹了一個基于CPLD／FPGA的嵌入式IP核設(shè)計。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎(chǔ)上，探討了知識產(chǎn)權(quán)復(fù)用理念，MCU的復(fù)雜化設(shè)計以及數(shù)字信號傳輸與處理的速度要求。結(jié)合國內(nèi)外對CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開發(fā)嵌入式模塊程序的...
上傳時間： 2013-07-05
上傳用戶：隱界最新
資源簡介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實現(xiàn)的主流技術(shù)。流片風(fēng)險與費(fèi)用增加、上市時間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計服務(wù)者和芯片集成者三個層次。SOC設(shè)計已走向基于IP集成的平臺設(shè)計階段，經(jīng)過嚴(yán)格驗證質(zhì)量可靠的IP核成為...
上傳時間： 2013-04-24
上傳用戶：rockjablew
資源簡介：本文檔是現(xiàn)行所有的液晶驅(qū)動電路及各自硬件底層驅(qū)動程序設(shè)計．
上傳時間： 2016-01-08
上傳用戶：aig85
資源簡介：BIST 電路IP核的VHDL語言源代碼，需要的開發(fā)環(huán)境是QUARTUS II 6.0。
上傳時間： 2013-12-15
上傳用戶：lizhizheng88
資源簡介：鍵盤控制電路IP核的VHDL語言源代碼，需要的開發(fā)環(huán)境是QUARTUS II 6.0。
上傳時間： 2014-01-02
上傳用戶：450976175
資源簡介：基于FPGA自適應(yīng)高速RS編譯碼器的IP核設(shè)計
上傳時間： 2016-05-10
上傳用戶：asdkin
資源簡介：cpu IP 核設(shè)計的verilong代碼
上傳時間： 2016-12-31
上傳用戶：SimonQQ
資源簡介：基于sopc的vga IP核設(shè)計參考文檔
上傳時間： 2017-02-15
上傳用戶：dengzb84
資源簡介：了解點(diǎn)陣液晶顯示實驗的工作原理掌握點(diǎn)陣液晶顯示實驗程序的設(shè)計方法.本實驗板中使用的是內(nèi)置12864A 的液晶屏12864A 由兩片帶控制器的列驅(qū)動電路 KS0108 和一片行驅(qū)動電路KS0107 組成主要的硬件電路另外還可以附加負(fù)壓發(fā)生電路 顯示方面由一片128*64 點(diǎn)的液...
上傳時間： 2013-11-28
上傳用戶：colinal
資源簡介：基于ALTERA公司NIOSII的LED燈控PWM IP核設(shè)計
上傳時間： 2017-09-20
上傳用戶：hoperingcong
資源簡介：該文檔為FPGA_ASIC-NiosSoC系統(tǒng)中的BCH編解碼IP核的設(shè)計講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-03-12
上傳用戶：
資源簡介：基于FPGA的3D圖像處理器IP核的設(shè)計與實現(xiàn)
上傳時間： 2013-05-18
上傳用戶：1101055045
資源簡介：LCD資料總匯(驅(qū)動電路，有激發(fā)光視屏設(shè)計)
上傳時間： 2013-12-11
上傳用戶：hoperingcong
資源簡介：電子測量技術(shù) ELECTR0NIC MEASI瓜EMENT TECHN0L0GY 第29卷第3期 2006年6月 PS／2設(shè)備接口IP核設(shè)計 王 豪黃啟俊常 勝 (武漢大學(xué)物理學(xué)院微電子與固體電子學(xué)實驗室武漢430072) 摘要：用Verilog硬件描述語言實現(xiàn)了PS／2設(shè)備接口的II)核設(shè)計，詳細(xì)描述了II...
上傳時間： 2014-11-18
上傳用戶：奇奇奔奔
資源簡介：簡易的LED驅(qū)動電路
上傳時間： 2013-06-29
上傳用戶：eeworm
資源簡介：簡單廉價的1kV驅(qū)動電路
上傳時間： 2013-04-15
上傳用戶：eeworm
資源簡介：IGBT驅(qū)動電路模塊化設(shè)計。
上傳時間： 2013-10-21
上傳用戶：yczrl
資源簡介：基于單片機(jī)的通用示波器存儲功能擴(kuò)展設(shè)計
上傳時間： 2013-11-02
上傳用戶：jjj0202
資源簡介：usb的通用驅(qū)動源碼
上傳時間： 2013-12-22
上傳用戶：lixinxiang
資源簡介：這個是專門用在ALtera第二代PLD MAXII上的16位微處理器IP核，文檔齊全
上傳時間： 2015-03-20
上傳用戶：ecooo
資源簡介：用單片機(jī)I/O口模擬總線形式的通用驅(qū)動程序，用C51編寫
上傳時間： 2014-01-18
上傳用戶：13215175592
資源簡介：該源文件是基于S3c2410的通用驅(qū)動u241min.bin的源程序
上傳時間： 2013-12-22
上傳用戶：z1191176801
資源簡介：PHILIPS USB芯片 D12 的通用驅(qū)動,VC++ 平臺
上傳時間： 2013-12-17
上傳用戶：Breathe0125
