相 關 資 源

• 用VHDL語言仿真乘法器設計。能夠?qū)崿F(xiàn)一般乘法運算。免費下載

  資源簡介：用VHDL語言仿真乘法器設計。能夠?qū)崿F(xiàn)一般乘法運算。

  標簽： VHDL 語言 仿真 乘法器設計

  上傳時間： 2017-07-18

  上傳用戶：xuanchangri

• 用VHDL語言仿真鬧鐘設計 用VHDL語言仿真鬧鐘設計免費下載

  資源簡介：用VHDL語言仿真鬧鐘設計 用VHDL語言仿真鬧鐘設計

  標簽： VHDL 語言 仿真 鬧鐘

  上傳時間： 2013-12-11

  上傳用戶：15071087253

• 用VHDL語言仿真音樂設計 用VHDL語言仿真音樂設計免費下載

  資源簡介：用VHDL語言仿真音樂設計 用VHDL語言仿真音樂設計

  標簽： VHDL 語言 仿真 音樂設計

  上傳時間： 2016-11-11

  上傳用戶：fandeshun

• Verilog hdl語言 常用乘法器設計免費下載

  資源簡介：Verilog hdl語言 常用乘法器設計，可使用modelsim進行仿真

  標簽： Verilog hdl 語言 乘法器設計

  上傳時間： 2017-01-02

  上傳用戶：lunshaomo

• 這個是用VHDL編寫的乘法器,僅僅供大家參考免費下載

  資源簡介：這個是用VHDL編寫的乘法器,僅僅供大家參考

  標簽： VHDL 編寫 乘法器 家

  上傳時間： 2015-05-06

  上傳用戶：我們的船長

• 用VHDL語言仿真交通燈 用VHDL語言仿真交通燈免費下載

  資源簡介：用VHDL語言仿真交通燈 用VHDL語言仿真交通燈

  標簽： VHDL 語言 仿真 交通燈

  上傳時間： 2013-12-23

  上傳用戶：zhangyi99104144

• 用VHDL語言仿真歌曲劉德華的《月老》免費下載

  資源簡介：用VHDL語言仿真歌曲劉德華的《月老》

  標簽： VHDL 語言 仿真

  上傳時間： 2014-02-22

  上傳用戶：ynwbosss

• 用VHDL語言編寫的8*8點陣顯示“北京08”的程序。可以用FPGA實現(xiàn)。可將程序當中的“北京08”改成別的漢字顯示。免費下載

  資源簡介：用VHDL語言編寫的8*8點陣顯示“北京08”的程序。可以用FPGA實現(xiàn)。可將程序當中的“北京08”改成別的漢字顯示。

  標簽： VHDL FPGA 程序 語言

  上傳時間： 2014-01-24

  上傳用戶：a3318966

• 軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 用VHDL語言仿真歌曲劉德華的《月老》免費下載

  資源簡介：軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 用VHDL語言仿真歌曲劉德華的《月老》

  標簽： ModelSim VHDL ISE 7.1

  上傳時間： 2014-01-22

  上傳用戶：cjl42111

• 軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 用VHDL語言仿真交通燈免費下載

  資源簡介：軟件開發(fā)環(huán)境：ISE 7.1i 仿真環(huán)境：ModelSim SE 6.0 1. 用VHDL語言仿真交通燈

  標簽： ModelSim VHDL ISE 7.1

  上傳時間： 2014-01-24

  上傳用戶：李彥東

• 簡單的五子棋游戲。能夠?qū)崿F(xiàn)人人對戰(zhàn)。用java編寫的。免費下載

  資源簡介：簡單的五子棋游戲。能夠?qū)崿F(xiàn)人人對戰(zhàn)。用java編寫的。

  標簽： java 編寫

  上傳時間： 2013-11-28

  上傳用戶：tianjinfan

• 這是一個短信貓系統(tǒng)。能夠?qū)崿F(xiàn)聊天功能的。免費下載

  資源簡介：這是一個短信貓系統(tǒng)。能夠?qū)崿F(xiàn)聊天功能的。

  標簽： 短信 貓

  上傳時間： 2014-11-13

  上傳用戶：2467478207

• 實驗二：費諾編碼 1、掌握Fano編碼的原理及步驟； 2、熟悉用C語言進行編碼程序設計免費下載

  資源簡介：實驗二：費諾編碼 1、掌握Fano編碼的原理及步驟； 2、熟悉用C語言進行編碼程序設計，并檢驗程序的正確性。

  標簽： Fano 編碼 實驗 C語言

  上傳時間： 2014-09-05

  上傳用戶：helmos

• 這是一個用VHDL語言編寫的數(shù)字電路程序免費下載

  資源簡介：這是一個用VHDL語言編寫的數(shù)字電路程序，僅供學習參考。

  標簽： VHDL 語言 編寫 數(shù)字電路

  上傳時間： 2014-01-18

  上傳用戶：Avoid98

• 用VHDL語言設計CPU中的一部分：乘法器的設計免費下載

  資源簡介：用VHDL語言設計CPU中的一部分：乘法器的設計，包括多種乘法器的設計方法！內(nèi)容為英文

  標簽： VHDL CPU 語言 分

  上傳時間： 2015-06-11

  上傳用戶：450976175

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設計具有體積小、設計周期短（設計過程中即可實現(xiàn)時序仿真）、調(diào)試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設計具有體積小、設計周期短（設計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點。 本設計采用...

  標簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2014-01-02

  上傳用戶：LIKE

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設計具有體積小、設計周期短（設計過程中即可實現(xiàn)時序仿真）、調(diào)試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設計具有體積小、設計周期短（設計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點

  標簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2013-12-26

  上傳用戶：qwe1234

• 一個用VHDL語言編寫的乘法器程序免費下載

  資源簡介：一個用VHDL語言編寫的乘法器程序，望大家多多支持啊。

  標簽： VHDL 語言 編寫 乘法器

  上傳時間： 2015-12-09

  上傳用戶：hewenzhi

• 嵌入式系統(tǒng)的乘法器試驗報告 包括源代碼 用VHDL語言編寫免費下載

  資源簡介：嵌入式系統(tǒng)的乘法器試驗報告 包括源代碼 用VHDL語言編寫

  標簽： VHDL 嵌入式系統(tǒng) 乘法器 報告

  上傳時間： 2013-12-26

  上傳用戶：wang5829

• VHDL語言100例詳解。詳細講解了用VHDL語言進行數(shù)字電路和數(shù)字系統(tǒng)設計的知識。用100個實例免費下載

  資源簡介：VHDL語言100例詳解。詳細講解了用VHDL語言進行數(shù)字電路和數(shù)字系統(tǒng)設計的知識。用100個實例，不僅進行基礎的門電路設計，而且還有較為復雜的數(shù)字系統(tǒng)設計。這些實例可以直接被調(diào)用。

  標簽： VHDL 100 語言 數(shù)字電路

  上傳時間： 2014-01-07

  上傳用戶：lhw888

• 用VHDL語言設計CPU中的一部分：加法器的設計免費下載

  資源簡介：用VHDL語言設計CPU中的一部分：加法器的設計，包括多種加法器的設計方法！內(nèi)容為英文

  標簽： VHDL CPU 語言 分

  上傳時間： 2015-06-11

  上傳用戶：xiaohuanhuan

• 這是本人在Max plus2環(huán)境下用VHDL語言編的交通燈控制程序。做EDA課程設計的朋友可以下來參考參考。免費下載

  資源簡介：這是本人在Max plus2環(huán)境下用VHDL語言編的交通燈控制程序。做EDA課程設計的朋友可以下來參考參考。

  標簽： plus2 VHDL Max EDA

  上傳時間： 2014-01-19

  上傳用戶：003030

• 用VHDL語言編寫的三位二進制的乘法器免費下載

  資源簡介：用VHDL語言編寫的三位二進制的乘法器，其原理是每位相乘后再錯位相加

  標簽： VHDL 語言 編寫 二進制

  上傳時間： 2014-08-31

  上傳用戶：66666

• 時序乘法器,8位x8位,VHDL語言.仿真驗證過了.多多交流!免費下載

  資源簡介：時序乘法器,8位x8位,VHDL語言.仿真驗證過了.多多交流!

  標簽： VHDL 時序 乘法器 仿真驗證

  上傳時間： 2014-01-14

  上傳用戶：lingzhichao

• 用VHDL語言實現(xiàn)DDS直接數(shù)字頻率合成器的設計免費下載

  資源簡介：用VHDL語言實現(xiàn)DDS直接數(shù)字頻率合成器的設計，采用正弦RAM表，可實現(xiàn)頻率可控的正弦數(shù)字信號，編譯、仿真通過。

  標簽： VHDL DDS 語言 數(shù)字頻率合成器

  上傳時間： 2014-01-04

  上傳用戶：蟲蟲蟲蟲蟲蟲

• 基于fpga和sopc的用VHDL語言編寫的EDA移位相加硬件乘法器免費下載

  資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA移位相加硬件乘法器

  標簽： fpga VHDL sopc EDA

  上傳時間： 2013-11-29

  上傳用戶：13517191407

• 用VHDL語言編寫的一個乘法器校程序 是基于BOOTH算法的免費下載

  資源簡介：用VHDL語言編寫的一個乘法器校程序 是基于BOOTH算法的

  標簽： BOOTH VHDL 語言 編寫

  上傳時間： 2016-07-02

  上傳用戶：iswlkje

• 用VHDL語言設計維特比 解碼器 是VHDL原代碼用ModelSim XE III 6.3c軟件實現(xiàn)仿真免費下載

  資源簡介：用VHDL語言設計維特比 解碼器 是VHDL原代碼用ModelSim XE III 6.3c軟件實現(xiàn)仿真

  標簽： VHDL ModelSim III 6.3

  上傳時間： 2013-12-09

  上傳用戶：qiao8960

• 算術運算單元ALU的設計,才用VHDL語言編寫,有仿真波形免費下載

  資源簡介：算術運算單元ALU的設計,才用VHDL語言編寫,有仿真波形

  標簽： VHDL ALU 算術運算 仿真

  上傳時間： 2014-01-03

  上傳用戶：wl9454

• 用VHDL語言實現(xiàn)半加器。已經(jīng)通過編譯和仿真免費下載

  資源簡介：用VHDL語言實現(xiàn)半加器。已經(jīng)通過編譯和仿真

  標簽： VHDL 語言 半加器 仿真

  上傳時間： 2013-12-30

  上傳用戶：cc1915