相 關(guān) 資 源

• DDR verilog代碼,實(shí)現(xiàn)DDR內(nèi)存控制免費(fèi)下載

  資源簡(jiǎn)介：DDR verilog代碼,實(shí)現(xiàn)DDR內(nèi)存控制，是一個(gè)高效率的程序

  標(biāo)簽： verilog DDR DDR 代碼

  上傳時(shí)間： 2016-01-11

  上傳用戶：我干你啊

• 采用verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來免費(fèi)下載

  資源簡(jiǎn)介：采用verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來

  標(biāo)簽： verilog FPGA 語言 控制

  上傳時(shí)間： 2013-09-01

  上傳用戶：喵米米米

• 8BIT MCU 的verilog代碼實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：8BIT MCU 的verilog代碼實(shí)現(xiàn)，具有一定的參考價(jià)值

  標(biāo)簽： verilog 8BIT MCU 代碼

  上傳時(shí)間： 2015-09-20

  上傳用戶：hasan2015

• 采用verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來免費(fèi)下載

  資源簡(jiǎn)介：采用verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來

  標(biāo)簽： verilog FPGA 語言 控制

  上傳時(shí)間： 2013-12-25

  上傳用戶：小鵬

• 介紹了如何實(shí)現(xiàn)URAT。介紹了如何用verilog代碼實(shí)現(xiàn)URAT。免費(fèi)下載

  資源簡(jiǎn)介：介紹了如何實(shí)現(xiàn)URAT。介紹了如何用verilog代碼實(shí)現(xiàn)URAT。

  標(biāo)簽： URAT verilog 代碼

  上傳時(shí)間： 2016-05-01

  上傳用戶：kelimu

• 本設(shè)計(jì)用verilog代碼實(shí)現(xiàn)FIR濾波器！免費(fèi)下載

  資源簡(jiǎn)介：本設(shè)計(jì)用verilog代碼實(shí)現(xiàn)FIR濾波器！

  標(biāo)簽： verilog FIR 代碼 濾波器

  上傳時(shí)間： 2016-11-26

  上傳用戶：skhlm

• 這是我同學(xué)在上海交大實(shí)習(xí)的時(shí)候做的一個(gè)單片機(jī)的verilog代碼實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：這是我同學(xué)在上海交大實(shí)習(xí)的時(shí)候做的一個(gè)單片機(jī)的verilog代碼實(shí)現(xiàn)，希望對(duì)大家有幫助

  標(biāo)簽： verilog 海 實(shí)習(xí) 單片機(jī)

  上傳時(shí)間： 2014-01-05

  上傳用戶：aa17807091

• 基于verilog語言的數(shù)字通信系統(tǒng)的幀同步的實(shí)現(xiàn)原理以及verilog代碼實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于verilog語言的數(shù)字通信系統(tǒng)的幀同步的實(shí)現(xiàn)原理以及verilog代碼實(shí)現(xiàn)

  標(biāo)簽： verilog 語言 數(shù)字通信系統(tǒng) 幀同步

  上傳時(shí)間： 2017-07-02

  上傳用戶：lwwhust

• arm控制FPGA的DDR測(cè)試代碼免費(fèi)下載

  資源簡(jiǎn)介：arm控制FPGA的DDR測(cè)試代碼，共享一下

  標(biāo)簽： FPGA arm DDR 控制

  上傳時(shí)間： 2015-09-25

  上傳用戶：rocwangdp

• DDR（雙速率）SDRAM控制器參考設(shè)計(jì)verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：DDR（雙速率）SDRAM控制器參考設(shè)計(jì)verilog代碼，可以直接用的，很好的

  標(biāo)簽： verilog SDRAM DDR 雙速

  上傳時(shí)間： 2016-10-26

  上傳用戶：coeus

• 用FPGA實(shí)現(xiàn)SRAM讀寫控制的verilog代碼講解免費(fèi)下載

  資源簡(jiǎn)介：該文檔為用FPGA實(shí)現(xiàn)SRAM讀寫控制的verilog代碼講解資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………

  標(biāo)簽： fpga sram verilog

  上傳時(shí)間： 2021-10-21

  上傳用戶：trh505

• 代碼實(shí)現(xiàn)了對(duì)一組字符串內(nèi)存免費(fèi)下載

  資源簡(jiǎn)介：代碼實(shí)現(xiàn)了對(duì)一組字符串內(nèi)存，進(jìn)行GB碼和BIG5碼之間的雙向轉(zhuǎn)換，采用中間件方式輸出。編譯后生成ATL COM組件，可以供Windows平臺(tái)的應(yīng)用軟件和ASP網(wǎng)站中使用。文件中同時(shí)包含了一個(gè)VB做的簡(jiǎn)單的調(diào)用例子。

  標(biāo)簽： 代碼 字符串 內(nèi)存

  上傳時(shí)間： 2015-01-05

  上傳用戶：源弋弋

• 轉(zhuǎn)載：TripleDes算法實(shí)現(xiàn)提供的TripleDes可以實(shí)現(xiàn)3DES在兩種模式下的2key/3key的加、解密。在速度優(yōu)化和內(nèi)存控制上都做了優(yōu)化。有任何問題可以發(fā)mail給我。我的mail是:na免費(fèi)下載

  資源簡(jiǎn)介：轉(zhuǎn)載：TripleDes算法實(shí)現(xiàn)提供的TripleDes可以實(shí)現(xiàn)3DES在兩種模式下的2key/3key的加、解密。在速度優(yōu)化和內(nèi)存控制上都做了優(yōu)化。有任何問題可以發(fā)mail給我。我的mail是:name_caesar@msn.com

  標(biāo)簽： TripleDes mail key 3DES

  上傳時(shí)間： 2015-01-10

  上傳用戶：Divine

• DDR控制器的VHDL源代碼.采用FPGA實(shí)現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M免費(fèi)下載

  資源簡(jiǎn)介：DDR控制器的VHDL源代碼.采用FPGA實(shí)現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M

  標(biāo)簽： FPGA DDR Altera 100M

  上傳時(shí)間： 2014-12-02

  上傳用戶：bcjtao

• verilog HDL 程序 雙路脈沖發(fā)生器的代碼 包含了鍵盤控制免費(fèi)下載

  資源簡(jiǎn)介：verilog HDL 程序 雙路脈沖發(fā)生器的代碼 包含了鍵盤控制，LED顯示，脈沖發(fā)生，脈沖頻率測(cè)量模塊 是我自己寫得，希望能對(duì)你有幫助，有問題可以mail：shaojunwu1@163.com

  標(biāo)簽： verilog HDL 程序 代碼

  上傳時(shí)間： 2015-04-26

  上傳用戶：wpt

• 利用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助免費(fèi)下載

  資源簡(jiǎn)介：利用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助

  標(biāo)簽： verilog FPGA 浮點(diǎn)運(yùn)算 代碼

  上傳時(shí)間： 2013-12-22

  上傳用戶：gyq

• 該代碼是一個(gè)完整的溫度控制的匯編代碼,實(shí)現(xiàn)了溫度的采集,控制,顯示免費(fèi)下載

  資源簡(jiǎn)介：該代碼是一個(gè)完整的溫度控制的匯編代碼,實(shí)現(xiàn)了溫度的采集,控制,顯示

  標(biāo)簽： 代碼 溫度控制 匯編代碼 控制

  上傳時(shí)間： 2014-01-13

  上傳用戶：dongqiangqiang

• hmac的verilog代碼, 通過控制字選擇進(jìn)行sha1運(yùn)算或hmac運(yùn)算免費(fèi)下載

  資源簡(jiǎn)介：hmac的verilog代碼, 通過控制字選擇進(jìn)行sha1運(yùn)算或hmac運(yùn)算

  標(biāo)簽： hmac verilog sha1 運(yùn)算

  上傳時(shí)間： 2014-01-21

  上傳用戶：myworkpost

• 實(shí)現(xiàn)電梯模擬控制的原代碼,用DELPHI實(shí)現(xiàn)!免費(fèi)下載

  資源簡(jiǎn)介：實(shí)現(xiàn)電梯模擬控制的原代碼,用DELPHI實(shí)現(xiàn)!

  標(biāo)簽： DELPHI 電梯 模擬控制 代碼

  上傳時(shí)間： 2015-11-16

  上傳用戶：jhksyghr

• 用verilog語言實(shí)現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在QUARTUS5.1上仿真過免費(fèi)下載

  資源簡(jiǎn)介：用verilog語言實(shí)現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在QUARTUS5.1上仿真過

  標(biāo)簽： verilog QUARTUS 5.1 語言

  上傳時(shí)間： 2014-09-08

  上傳用戶：mpquest

• 代碼實(shí)現(xiàn)物體的運(yùn)動(dòng)、鍵盤控制視角、3D圖形的組合免費(fèi)下載

  資源簡(jiǎn)介：代碼實(shí)現(xiàn)物體的運(yùn)動(dòng)、鍵盤控制視角、3D圖形的組合

  標(biāo)簽： 代碼 3D圖形 鍵盤控制 組合

  上傳時(shí)間： 2014-01-12

  上傳用戶：PresidentHuang

• 4×4鍵盤掃描的verilog 代碼,在CPLD板上實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：4×4鍵盤掃描的verilog 代碼,在CPLD板上實(shí)現(xiàn)

  標(biāo)簽： verilog CPLD 鍵盤掃描 代碼

  上傳時(shí)間： 2015-12-01

  上傳用戶：zhangyigenius

• verilog hdl coding DDR sdram control for fpga免費(fèi)下載

  資源簡(jiǎn)介：verilog hdl coding DDR sdram control for fpga

  標(biāo)簽： verilog control coding sdram

  上傳時(shí)間： 2013-12-17

  上傳用戶：wangchong

• IIC主設(shè)備的代碼實(shí)現(xiàn)（verilog),從設(shè)備模型免費(fèi)下載

  資源簡(jiǎn)介：IIC主設(shè)備的代碼實(shí)現(xiàn)（verilog),從設(shè)備模型

  標(biāo)簽： verilog IIC 設(shè)備 代碼

  上傳時(shí)間： 2014-01-11

  上傳用戶：yph853211

• 一個(gè)完整的通過IIC總線控制Dallas公司的溫度傳感芯片DS1631采集溫度數(shù)據(jù)的verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)完整的通過IIC總線控制Dallas公司的溫度傳感芯片DS1631采集溫度數(shù)據(jù)的verilog代碼

  標(biāo)簽： verilog Dallas 1631 IIC

  上傳時(shí)間： 2014-01-03

  上傳用戶：LIKE

• 不可多的的內(nèi)存控制代碼,是VHDL開發(fā)的珍貴參考資料!免費(fèi)下載

  資源簡(jiǎn)介：不可多的的內(nèi)存控制代碼,是VHDL開發(fā)的珍貴參考資料!

  標(biāo)簽： VHDL 內(nèi)存 代碼 控制

  上傳時(shí)間： 2014-01-11

  上傳用戶：bjgaofei

• MIPS處理器的控制verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：MIPS處理器的控制verilog代碼，可綜合，可仿真，屬硬件描述語言，集成電路設(shè)計(jì)代碼

  標(biāo)簽： verilog MIPS 處理器 代碼

  上傳時(shí)間： 2016-01-06

  上傳用戶：lanhuaying

• 實(shí)現(xiàn)簡(jiǎn)單十六位加法器及測(cè)試程序 的verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：實(shí)現(xiàn)簡(jiǎn)單十六位加法器及測(cè)試程序 的verilog代碼

  標(biāo)簽： verilog 十六位 加法器 代碼

  上傳時(shí)間： 2014-08-11

  上傳用戶：

• 針對(duì)多DSP 共享總線的通用信號(hào)處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計(jì), 分析了通用WDM總線驅(qū)動(dòng)程序的開發(fā)。采用verilog HDL 用CPLD 設(shè)計(jì)控制時(shí)序?qū)崿F(xiàn)了DS免費(fèi)下載

  資源簡(jiǎn)介：針對(duì)多DSP 共享總線的通用信號(hào)處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計(jì), 分析了通用WDM總線驅(qū)動(dòng)程序的開發(fā)。采用verilog HDL 用CPLD 設(shè)計(jì)控制時(shí)序?qū)崿F(xiàn)了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅(qū)動(dòng)程序采用DriverWorks ...

  標(biāo)簽： verilog 9054 CPCI CPLD

  上傳時(shí)間： 2013-12-24

  上傳用戶：tedo811

• 一個(gè)實(shí)現(xiàn)簡(jiǎn)單的數(shù)字鎖相環(huán)verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)實(shí)現(xiàn)簡(jiǎn)單的數(shù)字鎖相環(huán)verilog代碼，本人借鑒網(wǎng)上現(xiàn)有的代碼后經(jīng)修改在Cyclone II上調(diào)通實(shí)現(xiàn)，里面有ModelSim仿真成功的波形圖

  標(biāo)簽： verilog 數(shù)字鎖相環(huán) 代碼

  上傳時(shí)間： 2014-01-22

  上傳用戶：003030