亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是：蟲蟲下載站 > 資源下載 > 技術(shù)資料 > FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實(shí)驗(yàn) Verilog邏輯源碼Quartus工程文件

FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實(shí)驗(yàn) Verilog邏輯源碼Quartus工程文件

  • 資源大小：26290 K
  • 上傳時(shí)間： 2021-10-27
  • 上傳用戶：ibeikeleilei
  • 資源積分：2 下載積分
  • 標(biāo)      簽： fpga

資 源 簡(jiǎn) 介

FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實(shí)驗(yàn) Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號(hào)Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。

1 實(shí)驗(yàn)簡(jiǎn)介

在前面的實(shí)驗(yàn)中我們練習(xí)了 SD 卡讀寫，VGA 視頻顯示等例程，本實(shí)驗(yàn)將 SD 卡里的 BMP 圖

片讀出，寫入到外部存儲(chǔ)器，再通過 VGA、LCD 等顯示。

本實(shí)驗(yàn)如果通過液晶屏顯示，需要有液晶屏模塊。

2 實(shí)驗(yàn)原理

在前面的實(shí)驗(yàn)中我們?cè)?VGA、LCD 上顯示的是彩條，是 FPGA 內(nèi)部產(chǎn)生的數(shù)據(jù)，本實(shí)驗(yàn)將彩

條替換為 SD 內(nèi)的 BMP 圖片數(shù)據(jù)，但是 SD 卡讀取速度遠(yuǎn)遠(yuǎn)不能滿足顯示速度的要求，只能先寫

入外部高速 RAM，再讀出后給視頻時(shí)序模塊顯示


module top(

input                       clk,

input                       rst_n,

input                       key1,

output [5:0]                seg_sel,

output [7:0]                seg_data,

output                      vga_out_hs,        //vga horizontal synchronization

output                      vga_out_vs,        //vga vertical synchronization

output[4:0]                 vga_out_r,         //vga red

output[5:0]                 vga_out_g,         //vga green

output[4:0]                 vga_out_b,         //vga blue

output                      sd_ncs,            //SD card chip select (SPI mode)

output                      sd_dclk,           //SD card clock

output                      sd_mosi,           //SD card controller data output

input                       sd_miso,           //SD card controller data input

output                      sdram_clk,         //sdram clock

output                      sdram_cke,         //sdram clock enable

output                      sdram_cs_n,        //sdram chip select

output                      sdram_we_n,        //sdram write enable

output                      sdram_cas_n,       //sdram column address strobe

output                      sdram_ras_n,       //sdram row address strobe

output[1:0]                 sdram_dqm,         //sdram data enable

output[1:0]                 sdram_ba,          //sdram bank address

output[12:0]                sdram_addr,        //sdram address

inout[15:0]                 sdram_dq           //sdram data

);


parameter MEM_DATA_BITS         = 16  ;            //external memory user interface data width

parameter ADDR_BITS             = 24  

FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實(shí)驗(yàn) Verilog邏輯源碼Quartus工程文件FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實(shí)驗(yàn) Verilog邏輯源碼Quartus工程文件

相 關(guān) 資 源

主站蜘蛛池模板： 会泽县| 西丰县| 新密市| 区。| 颍上县| 资阳市| 平凉市| 历史| 石屏县| 宁蒗| 宜黄县| 三门县| 通辽市| 磴口县| 万源市| 绥芬河市| 凌海市| 封丘县| 平潭县| 白朗县| 漳浦县| 西充县| 正蓝旗| 和平区| 夏津县| 托里县| 元阳县| 大宁县| 阿鲁科尔沁旗| 彰化县| 元朗区| 汕尾市| 正蓝旗| 民乐县| 武汉市| 德令哈市| 璧山县| 岢岚县| 济阳县| 荥经县| 海盐县|