使用verilog實(shí)現(xiàn)全數(shù)字16QAM調(diào)制器,載波頻率1MHZ,數(shù)據(jù)比特流的速率為100Kbps
資源簡(jiǎn)介:使用verilog實(shí)現(xiàn)全數(shù)字16QAM調(diào)制器,載波頻率1MHZ,數(shù)據(jù)比特流的速率為100Kbps
上傳時(shí)間: 2022-05-22
上傳用戶:
資源簡(jiǎn)介:關(guān)于全數(shù)字64QAM調(diào)制器的FPGA實(shí)現(xiàn)的論文
上傳時(shí)間: 2017-07-07
上傳用戶:qiaoyue
資源簡(jiǎn)介:全數(shù)字fsk調(diào)制解調(diào)的實(shí)現(xiàn) verilog源碼
上傳時(shí)間: 2017-06-08
上傳用戶:wangzhen1990
資源簡(jiǎn)介:16QAM調(diào)制器的AHDL語(yǔ)言設(shè)計(jì)與實(shí)現(xiàn) 很有參考增加值
上傳時(shí)間: 2014-01-11
上傳用戶:yiwen213
資源簡(jiǎn)介:多功能數(shù)字鐘的設(shè)計(jì)。要求:使用單片機(jī)實(shí)現(xiàn)智能數(shù)字鐘,應(yīng)該具有以下功能: 1,能動(dòng)態(tài)顯示年月日、時(shí)分秒(用LCD液晶顯示),誤差小于±10%; 2,具有鬧鐘功能; 3,重要事件提醒功能; 4,液晶顯示具有反顯選擇功能。 摘 要 多功能數(shù)字鐘在電子產(chǎn)品...
上傳時(shí)間: 2014-01-05
上傳用戶:frank1234
資源簡(jiǎn)介:FPGA實(shí)現(xiàn)全數(shù)字鎖相環(huán),利用硬件描述評(píng)議verilog HDL,頂層文件DPLL.V
上傳時(shí)間: 2014-01-09
上傳用戶:1159797854
資源簡(jiǎn)介:使用verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器
上傳時(shí)間: 2013-08-08
上傳用戶:litianchu
資源簡(jiǎn)介:用VHDL和verilog實(shí)現(xiàn)的四人搶答器
上傳時(shí)間: 2015-11-15
上傳用戶:redmoons
資源簡(jiǎn)介:verilog實(shí)現(xiàn)的數(shù)字濾波器,用于fpga
上傳時(shí)間: 2014-12-04
上傳用戶:chenlong
資源簡(jiǎn)介:基于FPGA的CIC濾波器實(shí)現(xiàn) CIC濾波器在調(diào)制器應(yīng)用中的性能研究
上傳時(shí)間: 2016-02-29
上傳用戶:xinzhch
資源簡(jiǎn)介:使用java實(shí)現(xiàn)的簡(jiǎn)易媒體播放器程序。主要用到j(luò)avax.media包
上傳時(shí)間: 2016-03-14
上傳用戶:風(fēng)之驕子
資源簡(jiǎn)介:全數(shù)字QAM解調(diào)器研究 較為詳細(xì)的qam同步、均衡計(jì)算方法,研究生論文。希望對(duì)研究QAM的人又用
上傳時(shí)間: 2016-05-22
上傳用戶:yd19890720
資源簡(jiǎn)介:本文件是利用verilog實(shí)現(xiàn)的3-8譯碼器
上傳時(shí)間: 2013-12-16
上傳用戶:ecooo
資源簡(jiǎn)介:使用verilog實(shí)現(xiàn)QPSK信號(hào)的匹配濾波,對(duì)符號(hào)過(guò)采樣率為4,在程序中設(shè)定相關(guān)峰的檢測(cè)門(mén)限為3
上傳時(shí)間: 2014-01-12
上傳用戶:xuan‘nian
資源簡(jiǎn)介:使用VHDL實(shí)現(xiàn)通信脈沖編碼調(diào)制(PCM)中的a律轉(zhuǎn)換,并實(shí)現(xiàn)串并、并串轉(zhuǎn)換。
上傳時(shí)間: 2014-01-02
上傳用戶:xieguodong1234
資源簡(jiǎn)介:用verilog實(shí)現(xiàn)的數(shù)字跑表,下載到FPGA開(kāi)發(fā)板上驗(yàn)證通過(guò)。下載后從新分配引腳即可用。
上傳時(shí)間: 2014-01-13
上傳用戶:頂?shù)弥?/p>
資源簡(jiǎn)介:使用visualc++實(shí)現(xiàn)的網(wǎng)絡(luò)嗅探器,能夠俘獲協(xié)議類型,源地址,源端口,目的地址等
上傳時(shí)間: 2017-05-13
上傳用戶:wpwpwlxwlx
資源簡(jiǎn)介:verilog實(shí)現(xiàn)的奇數(shù)分頻器 針對(duì)任何規(guī)模的奇數(shù)分頻
上傳時(shí)間: 2017-06-19
上傳用戶:GavinNeko
資源簡(jiǎn)介:verilog實(shí)現(xiàn)的數(shù)字跑表 精確到10ms
上傳時(shí)間: 2014-01-27
上傳用戶:Amygdala
資源簡(jiǎn)介:使用verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器
上傳時(shí)間: 2014-01-02
上傳用戶:changeboy
資源簡(jiǎn)介:vhdl硬件設(shè)計(jì)實(shí)現(xiàn)一個(gè)數(shù)字上變頻器,實(shí)現(xiàn)數(shù)字上變頻
上傳時(shí)間: 2017-08-09
上傳用戶:liuchee
資源簡(jiǎn)介:本程序使用MATLAB實(shí)現(xiàn)了FSK的調(diào)制過(guò)程,還實(shí)現(xiàn)了其對(duì)應(yīng)的解調(diào)
上傳時(shí)間: 2017-08-22
上傳用戶:sdq_123
資源簡(jiǎn)介:用匯編語(yǔ)言實(shí)現(xiàn)了數(shù)字頻率計(jì)。實(shí)驗(yàn)已經(jīng)通過(guò),效果很好
上傳時(shí)間: 2016-10-07
上傳用戶:czl10052678
資源簡(jiǎn)介:本文將高效數(shù)字調(diào)制方式QAM和軟件無(wú)線電技術(shù)相結(jié)合,在大規(guī)模可編程邏輯器件FPGA上對(duì)16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對(duì)16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論,帶通采樣理論、變速率數(shù)字信號(hào)處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析;深入...
上傳時(shí)間: 2013-07-10
上傳用戶:kennyplds
資源簡(jiǎn)介:本文將高效數(shù)字調(diào)制方式QAM和軟件無(wú)線電技術(shù)相結(jié)合,在大規(guī)模可編程邏輯器件FPGA上對(duì)16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對(duì)16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論,帶通采樣理論、變速率數(shù)字信號(hào)處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析;深入...
上傳時(shí)間: 2013-07-29
上傳用戶:hwl453472107
資源簡(jiǎn)介:現(xiàn)代通信越來(lái)越依靠全數(shù)字處理技術(shù), 通信系統(tǒng)中的全數(shù)字調(diào)制解調(diào)意味著發(fā)射機(jī) 及接收機(jī)將全部采用數(shù)字信號(hào)處理(DSP) 算法, 從而整個(gè)通信系統(tǒng)就可以用DSP 芯片或超 大規(guī)模集成電路(VL S I) 器件來(lái)實(shí)現(xiàn)。對(duì)全數(shù)字BPSK 調(diào)制解調(diào)系統(tǒng)采用計(jì)算機(jī)仿真的方法 進(jìn)行...
上傳時(shí)間: 2016-06-15
上傳用戶:qwe1234
資源簡(jiǎn)介:現(xiàn)代通信越來(lái)越依靠全數(shù)字處理技術(shù), 通信系統(tǒng)中的全數(shù)字調(diào)制解調(diào)意味著發(fā)射機(jī) 及接收機(jī)將全部采用數(shù)字信號(hào)處理(DSP) 算法, 從而整個(gè)通信系統(tǒng)就可以用DSP 芯片或超 大規(guī)模集成電路(VL S I) 器件來(lái)實(shí)現(xiàn)。對(duì)全數(shù)字BPSK 調(diào)制解調(diào)系統(tǒng)采用計(jì)算機(jī)仿真的方法 進(jìn)行...
上傳時(shí)間: 2014-01-17
上傳用戶:Breathe0125
資源簡(jiǎn)介:現(xiàn)代通信越來(lái)越依靠全數(shù)字處理技術(shù), 通信系統(tǒng)中的全數(shù)字調(diào)制解調(diào)意味著發(fā)射機(jī) 及接收機(jī)將全部采用數(shù)字信號(hào)處理(DSP) 算法, 從而整個(gè)通信系統(tǒng)就可以用DSP 芯片或超 大規(guī)模集成電路(VL S I) 器件來(lái)實(shí)現(xiàn)。對(duì)全數(shù)字BPSK 調(diào)制解調(diào)系統(tǒng)采用計(jì)算機(jī)仿真的方法 進(jìn)行...
上傳時(shí)間: 2013-12-10
上傳用戶:wlcaption
資源簡(jiǎn)介:本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu),對(duì)完成各級(jí)數(shù)字信號(hào)處理所涉及到的CORDIC、CIC、HB、DA、重采樣等關(guān)鍵算法做了適當(dāng)介紹;然后根據(jù)這些算法提出了基于FPGA實(shí)現(xiàn)的結(jié)構(gòu)并進(jìn)一步給出了性能分析;并且從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此間的性能制...
上傳時(shí)間: 2013-05-25
上傳用戶:01010101
資源簡(jiǎn)介:本文研制的數(shù)據(jù)采集器,用于采集導(dǎo)彈過(guò)載模擬試車(chē)臺(tái)的各種參數(shù),來(lái)評(píng)價(jià)導(dǎo)彈在飛行過(guò)程中的性能,由于試車(chē)臺(tái)是高速旋轉(zhuǎn)體,其工作環(huán)境惡劣,受電磁干擾大,而且設(shè)備要求高,如果遇到設(shè)備故障或設(shè)備事故,其損失相當(dāng)巨大,保證設(shè)備的安全性和可靠性較為困難。 本...
上傳時(shí)間: 2013-04-24
上傳用戶:com1com2