相 關(guān) 資 源

• verilog實現(xiàn)的數(shù)字濾波器免費下載

  資源簡介：verilog實現(xiàn)的數(shù)字濾波器，用于fpga

  標(biāo)簽： verilog 數(shù)字濾波器

  上傳時間： 2014-12-04

  上傳用戶：chenlong

• 這是用MATLAB來實現(xiàn)的數(shù)字濾波器,對于做光學(xué)三維測量和數(shù)字通信方面都很有幫助免費下載

  資源簡介：這是用MATLAB來實現(xiàn)的數(shù)字濾波器,對于做光學(xué)三維測量和數(shù)字通信方面都很有幫助

  標(biāo)簽： MATLAB 數(shù)字濾波器 光學(xué) 三維測量

  上傳時間： 2017-04-14

  上傳用戶：685

• 用verilog實現(xiàn)的數(shù)字跑表免費下載

  資源簡介：用verilog實現(xiàn)的數(shù)字跑表，下載到FPGA開發(fā)板上驗證通過。下載后從新分配引腳即可用。

  標(biāo)簽： verilog 數(shù)字跑表

  上傳時間： 2014-01-13

  上傳用戶：頂?shù)弥?/p>

• verilog實現(xiàn)的數(shù)字跑表 精確到10ms免費下載

  資源簡介：verilog實現(xiàn)的數(shù)字跑表 精確到10ms

  標(biāo)簽： verilog 10 ms 數(shù)字跑表

  上傳時間： 2014-01-27

  上傳用戶：Amygdala

• 基于FPGA的數(shù)字濾波器實現(xiàn)技術(shù)研究免費下載

  資源簡介：隨著數(shù)字信號處理技術(shù)應(yīng)用的不斷深入，數(shù)字信號處理系統(tǒng)的實現(xiàn)面臨著很多挑戰(zhàn)，其中面臨的四個主要問題是：速度、設(shè)計規(guī)模、功耗和開發(fā)周期。因此許多數(shù)字信號處理的實現(xiàn)方法被提出，其中基于FPGA的實現(xiàn)技術(shù)就是其中的重要技術(shù)之一。 本文以數(shù)字信號處理系統(tǒng)...

  標(biāo)簽： FPGA 數(shù)字濾波器 實現(xiàn)技術(shù)

  上傳時間： 2013-08-01

  上傳用戶：Andy123456

• 用匯編語言實現(xiàn)的fir濾波器的數(shù)字信號處理程序。在visual DSP下運行免費下載

  資源簡介：用匯編語言實現(xiàn)的fir濾波器的數(shù)字信號處理程序。在visual DSP下運行

  標(biāo)簽： visual fir DSP 匯編語言

  上傳時間： 2013-12-19

  上傳用戶：ecooo

• 多種數(shù)字信號處理算法基于DSP實現(xiàn)的C設(shè)計與實現(xiàn) 如數(shù)字濾波器,數(shù)字圖象處理,傅立葉變換等免費下載

  資源簡介：多種數(shù)字信號處理算法基于DSP實現(xiàn)的C設(shè)計與實現(xiàn) 如數(shù)字濾波器,數(shù)字圖象處理,傅立葉變換等

  標(biāo)簽： DSP 數(shù)字信號處理 C設(shè)計 數(shù)字

  上傳時間： 2014-12-21

  上傳用戶：l254587896

• 用verilog HDL / VHDL實現(xiàn)的數(shù)字頻率計（完整實驗報告）免費下載

  資源簡介：用verilog HDL / VHDL實現(xiàn)的數(shù)字頻率計（完整實驗報告）

  標(biāo)簽： verilog VHDL HDL 數(shù)字頻率計

  上傳時間： 2014-01-22

  上傳用戶：dapangxie

• verilog語言實現(xiàn)的數(shù)字鐘免費下載

  資源簡介：verilog語言實現(xiàn)的數(shù)字鐘，各種定時鬧鐘功能類似真實的表~利用EDA實驗平臺實現(xiàn)~~

  標(biāo)簽： verilog 語言 數(shù)字

  上傳時間： 2014-06-21

  上傳用戶：plsee

• verilog語言實現(xiàn)的數(shù)字下變頻設(shè)計。 在ALTERA的QUARTUS ii下實現(xiàn)。實用免費下載

  資源簡介：verilog語言實現(xiàn)的數(shù)字下變頻設(shè)計。 在ALTERA的QUARTUS ii下實現(xiàn)。實用，好用。

  標(biāo)簽： verilog QUARTUS ALTERA 語言

  上傳時間： 2017-05-07

  上傳用戶：三人用菜

• 語音信號的數(shù)字濾波——利用窗函數(shù)法實現(xiàn)FIR數(shù)字濾波器的設(shè)計免費下載

  資源簡介：語音信號的數(shù)字濾波——利用窗函數(shù)法實現(xiàn)FIR數(shù)字濾波器的設(shè)計

  標(biāo)簽： FIR 語音信號 數(shù)字濾波 窗函數(shù)

  上傳時間： 2014-11-26

  上傳用戶：yzy6007

• 基于verilog語言的數(shù)字通信系統(tǒng)的幀同步的實現(xiàn)原理以及verilog代碼實現(xiàn)免費下載

  資源簡介：基于verilog語言的數(shù)字通信系統(tǒng)的幀同步的實現(xiàn)原理以及verilog代碼實現(xiàn)

  標(biāo)簽： verilog 語言 數(shù)字通信系統(tǒng) 幀同步

  上傳時間： 2017-07-02

  上傳用戶：lwwhust

• 國防科技大學(xué)優(yōu)秀論文,基于FPGA的數(shù)字濾波器實現(xiàn)技術(shù)研究免費下載

  資源簡介：國防科技大學(xué)優(yōu)秀論文,基于FPGA的數(shù)字濾波器實現(xiàn)技術(shù)研究

  標(biāo)簽： FPGA 大學(xué) 論文 數(shù)字濾波器

  上傳時間： 2017-08-05

  上傳用戶：懶龍1988

• 基于FPGA的可編程數(shù)字濾波器系統(tǒng),基于FPGA的數(shù)字濾波器的設(shè)計與實現(xiàn),基于FPGA流水線分布式算法的FIR濾波器的實現(xiàn)免費下載

  資源簡介：基于FPGA的可編程數(shù)字濾波器系統(tǒng),基于FPGA的數(shù)字濾波器的設(shè)計與實現(xiàn),基于FPGA流水線分布式算法的FIR濾波器的實現(xiàn)

  標(biāo)簽： FPGA FIR 數(shù)字濾波器 可編程

  上傳時間： 2014-01-19

  上傳用戶：chenxichenyue

• 這是在FPGA上實現(xiàn)的數(shù)字鐘功能免費下載

  資源簡介：這是在FPGA上實現(xiàn)的數(shù)字鐘功能，用verilog語言編程，已功過編譯，仿真驗證

  標(biāo)簽： FPGA 數(shù)字

  上傳時間： 2013-12-18

  上傳用戶：R50974

• verilog 編寫的fir濾波器免費下載

  資源簡介：verilog 編寫的fir濾波器，可以實現(xiàn)fir濾波器的功能

  標(biāo)簽： verilog fir 編寫 濾波器

  上傳時間： 2014-09-08

  上傳用戶：gundamwzc

• 數(shù)字濾波器在數(shù)字信號處理領(lǐng)域中已經(jīng)得到廣泛應(yīng)用,MATLAB 軟件的頻譜分析和濾波器的分析設(shè) 計功能很強,從而使數(shù)字信號處理變得十分簡單。利用MATLAB 的數(shù)字濾波器設(shè)計工具箱可以快速有效地設(shè)計各免費下載

  資源簡介：數(shù)字濾波器在數(shù)字信號處理領(lǐng)域中已經(jīng)得到廣泛應(yīng)用,MATLAB 軟件的頻譜分析和濾波器的分析設(shè) 計功能很強,從而使數(shù)字信號處理變得十分簡單。利用MATLAB 的數(shù)字濾波器設(shè)計工具箱可以快速有效地設(shè)計各種數(shù)字濾波器,設(shè)計簡單方便。介紹了IIR 數(shù)字濾波器的設(shè)計原理...

  標(biāo)簽： MATLAB 數(shù)字信號處理 數(shù)字濾波器 分

  上傳時間： 2014-08-13

  上傳用戶：changeboy

• 使用verilog實現(xiàn)全數(shù)字16QAM調(diào)制器實驗免費下載

  資源簡介：使用verilog實現(xiàn)全數(shù)字16QAM調(diào)制器，載波頻率1MHZ，數(shù)據(jù)比特流的速率為100Kbps

  標(biāo)簽： verilog 調(diào)制器

  上傳時間： 2022-05-22

  上傳用戶：

• 用verilog實現(xiàn)的以太網(wǎng)接口免費下載

  資源簡介：用verilog實現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!

  標(biāo)簽： verilog 以太網(wǎng)接口

  上傳時間： 2013-07-13

  上傳用戶：LSPSL

• 用verilog實現(xiàn)的串口收發(fā)數(shù)據(jù)程序免費下載

  資源簡介：用verilog實現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過

  標(biāo)簽： verilog 串口 收發(fā) 數(shù)據(jù)

  上傳時間： 2013-08-21

  上傳用戶：lixinxiang

• verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊免費下載

  資源簡介：verilog實現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機，單片機進行計算和顯示。

  標(biāo)簽： verilog DDS 正弦信號發(fā)生器 模塊

  上傳時間： 2013-08-28

  上傳用戶：asdfasdfd

• verilog 實現(xiàn)的jtag ip模塊 包括了測試程序免費下載

  資源簡介：verilog 實現(xiàn)的jtag ip模塊 包括了測試程序

  標(biāo)簽： verilog jtag 模塊 測試程序

  上傳時間： 2014-12-08

  上傳用戶：葉山豪

• 用bp實現(xiàn)的數(shù)字識別程序免費下載

  資源簡介：用bp實現(xiàn)的數(shù)字識別程序，用到了經(jīng)典的bp算法，可移植到其他應(yīng)用程序中去

  標(biāo)簽： 數(shù)字識別 程序

  上傳時間： 2015-04-16

  上傳用戶：haoxiyizhong

• 用循環(huán)緩沖法實現(xiàn)的FIR濾波器(附程序兼注釋)免費下載

  資源簡介：用循環(huán)緩沖法實現(xiàn)的FIR濾波器(附程序兼注釋)

  標(biāo)簽： FIR 循環(huán) 濾波器 程序

  上傳時間： 2013-12-06

  上傳用戶：ruixue198909

• 用verilog實現(xiàn)的四乘四鍵盤程序,在Quartus II上編譯通過并成功免費下載

  資源簡介：用verilog實現(xiàn)的四乘四鍵盤程序,在Quartus II上編譯通過并成功

  標(biāo)簽： verilog Quartus 鍵盤程序 編譯

  上傳時間： 2015-05-13

  上傳用戶：ruan2570406

• 在公司做的一個用FPGA實現(xiàn)的數(shù)字電視系統(tǒng)中 ASI轉(zhuǎn)TS流的程序免費下載

  資源簡介：在公司做的一個用FPGA實現(xiàn)的數(shù)字電視系統(tǒng)中 ASI轉(zhuǎn)TS流的程序

  標(biāo)簽： FPGA ASI 數(shù)字電視 TS流

  上傳時間： 2015-05-14

  上傳用戶：xhz1993

• 用復(fù)雜可編程邏輯器件(CPLD)實現(xiàn)的數(shù)字鐘控系統(tǒng)免費下載

  資源簡介：用復(fù)雜可編程邏輯器件(CPLD)實現(xiàn)的數(shù)字鐘控系統(tǒng)

  標(biāo)簽： CPLD 可編程邏輯器件 數(shù)字 鐘控

  上傳時間： 2015-06-02

  上傳用戶：xymbian

• 此代碼是用verilog實現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).免費下載

  資源簡介：此代碼是用verilog實現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).

  標(biāo)簽： verilog 以太網(wǎng)接口 代碼 修改

  上傳時間： 2014-01-20

  上傳用戶：zhichenglu

• 用純java語言實現(xiàn)的數(shù)字證書制作工具。免費下載

  資源簡介：用純java語言實現(xiàn)的數(shù)字證書制作工具。

  標(biāo)簽： java 語言 數(shù)字 制作工具

  上傳時間： 2015-06-19

  上傳用戶：懶龍1988

• ccs下匯編實現(xiàn)的fir濾波器免費下載

  資源簡介：ccs下匯編實現(xiàn)的fir濾波器，希望對大家有用

  標(biāo)簽： ccs fir 匯編 濾波器

  上傳時間： 2015-06-20

  上傳用戶：chenjjer