FPGA CPLD中的Verilog設(shè)計(jì)小技巧
資源簡(jiǎn)介：fpga cpld中的verilog設(shè)計(jì)小技巧? ? ? ? ? ? ? ? ?
上傳時(shí)間： 2022-07-19
上傳用戶：jason_vip1
資源簡(jiǎn)介：verilog HDL語言在fpga實(shí)現(xiàn)中的存儲(chǔ)器的使用詳細(xì)說明
上傳時(shí)間： 2014-10-14
上傳用戶：litianchu
資源簡(jiǎn)介：AN485_CH-MAX II cpld 中的串行外設(shè)接口主機(jī)（verilog SPI）
上傳時(shí)間： 2013-12-14
上傳用戶：zl5712176
資源簡(jiǎn)介：本文介紹了PCB板設(shè)計(jì)中的接地方法與技巧，有助于消除嵌入式內(nèi)間的信號(hào)相互干擾。
上傳時(shí)間： 2016-07-21
上傳用戶：lvzhr
資源簡(jiǎn)介：PCB板設(shè)計(jì)中的接地方法與技巧,希望大家通過本文章的學(xué)習(xí)都有所提高
上傳時(shí)間： 2014-01-04
上傳用戶：英雄
資源簡(jiǎn)介：一個(gè)關(guān)于MATLAB GUI設(shè)計(jì)的文檔。文檔言簡(jiǎn)意賅的介紹了GUI設(shè)計(jì)的基礎(chǔ)以及小技巧。適合初學(xué)者學(xué)習(xí)。
上傳時(shí)間： 2014-12-03
上傳用戶：ommshaggar
資源簡(jiǎn)介：40個(gè)網(wǎng)頁設(shè)計(jì)小技巧,很實(shí)用的技巧，適合初學(xué)者，
上傳時(shí)間： 2017-05-28
上傳用戶：1109003457
資源簡(jiǎn)介：cpld中常見模塊設(shè)計(jì)資料,100個(gè)精典的例子
上傳時(shí)間： 2014-01-22
上傳用戶：王慶才
資源簡(jiǎn)介：RT8019網(wǎng)絡(luò)控制器在fpga中的驅(qū)動(dòng)設(shè)計(jì)
上傳時(shí)間： 2013-12-11
上傳用戶：維子哥哥
資源簡(jiǎn)介：fpga開發(fā)pci的verilog，不可多得的源代碼。
上傳時(shí)間： 2013-08-15
上傳用戶：myworkpost
資源簡(jiǎn)介：本書涉及的主題是計(jì)算機(jī)專業(yè)領(lǐng)域中更為迷人的一個(gè)方面：這是一些超出了可靠工程學(xué)范疇.c位于洞察力和創(chuàng)造力王國中的程序設(shè)計(jì)珍珠.如同珍珠來自于曾經(jīng)折磨牡蠣的沙粒,3程序設(shè)計(jì)的珍珠也來自曾經(jīng)折磨程序員的實(shí)際問題.書中這些有趣的程序?qū)?huì)教給您重要的程序設(shè)...
上傳時(shí)間： 2014-01-10
上傳用戶：banyou
資源簡(jiǎn)介：fpga下PWM的verilog 源碼，含目標(biāo)程序，可直接下載使用，可用在電機(jī)控制中
上傳時(shí)間： 2013-12-13
上傳用戶：cx111111
資源簡(jiǎn)介：嵌入式系統(tǒng)中的模擬設(shè)計(jì)（英文版） 嵌入式系統(tǒng)中的模擬設(shè)計(jì)（英文版）
上傳時(shí)間： 2013-07-06
上傳用戶：zhyiroy
資源簡(jiǎn)介：一款很好的protel設(shè)計(jì)小工具增強(qiáng)了protel99的鼠標(biāo)功能，是電路設(shè)計(jì)的好幫手
上傳時(shí)間： 2013-09-11
上傳用戶：ming529
資源簡(jiǎn)介：嵌入式系統(tǒng)中的軟件設(shè)計(jì)技術(shù)──C語言程序設(shè)計(jì)
上傳時(shí)間： 2014-01-14
上傳用戶：moerwang
資源簡(jiǎn)介：軟件工程中的軟件設(shè)計(jì)實(shí)例分析是針對(duì)目前面相對(duì)象軟件設(shè)計(jì)進(jìn)行的。
上傳時(shí)間： 2015-04-04
上傳用戶：Breathe0125
資源簡(jiǎn)介：一個(gè)嵌入式RISC CPU 的verilog 設(shè)計(jì)源碼，可綜合。內(nèi)含詳細(xì)的設(shè)計(jì)文擋。
上傳時(shí)間： 2015-04-16
上傳用戶：tianjinfan
資源簡(jiǎn)介：小波包分析在刀具聲發(fā)射信號(hào)特征提取中的應(yīng)用[1小波包分析在刀具聲發(fā)射信號(hào)特征提取中的應(yīng)用[1]－－文章
上傳時(shí)間： 2015-05-13
上傳用戶：libinxny
資源簡(jiǎn)介：J2ME游戲開發(fā)中的地圖設(shè)計(jì)與繪制，解析了用J2ME開發(fā)游戲時(shí)所需的地圖的具體設(shè)計(jì)與繪制方法
上傳時(shí)間： 2014-12-02
上傳用戶：清風(fēng)冷雨
資源簡(jiǎn)介：文件說明了在fpga/cpld中怎樣實(shí)現(xiàn)數(shù)據(jù)接口及其實(shí)例了urat
上傳時(shí)間： 2015-06-11
上傳用戶：wqxstar
資源簡(jiǎn)介：一：?jiǎn)栴}描述 針對(duì)某個(gè)集體（比如你所在的班級(jí)）中的“人名”設(shè)計(jì)一個(gè)哈希表，使得平均查找長度不超過R，完成相對(duì)的建表和查表程序。 二：基本要求 假設(shè)人名為中國人姓名的漢語拼音形式。待填入哈希表的人名共有30個(gè)，取平均查找長度的上限為2。哈希函數(shù)用...
上傳時(shí)間： 2015-06-22
上傳用戶：wab1981
資源簡(jiǎn)介：一個(gè)電子中的verilog實(shí)驗(yàn)源代碼。適合verilog初學(xué)者學(xué)習(xí)參考
上傳時(shí)間： 2014-12-05
上傳用戶：huyiming139
資源簡(jiǎn)介：Thomas課本中的verilog例子。Thomas的verilog在可編程期間領(lǐng)域很有名
上傳時(shí)間： 2013-12-16
上傳用戶：daoxiang126
資源簡(jiǎn)介：junit中的軟件設(shè)計(jì)模式 源代碼,看了挺有收獲的
上傳時(shí)間： 2013-12-19
上傳用戶：ruixue198909
資源簡(jiǎn)介：網(wǎng)絡(luò)學(xué)習(xí)環(huán)境中的教學(xué)設(shè)計(jì)的完整以及教學(xué)設(shè)計(jì)的優(yōu)化，從而知道教學(xué)人員優(yōu)化教學(xué)設(shè)計(jì)
上傳時(shí)間： 2013-12-24
上傳用戶：alan-ee
資源簡(jiǎn)介：利用改進(jìn)的桶排序算法查找一個(gè)無序數(shù)組中的第k小元算法java實(shí)現(xiàn)
上傳時(shí)間： 2015-08-13
上傳用戶：leehom61
資源簡(jiǎn)介：單片機(jī)頻率檢測(cè)中的軟硬件設(shè)計(jì)。該電路及應(yīng)用軟件為單片微機(jī)在實(shí)時(shí)檢測(cè)及控制中準(zhǔn)確地測(cè)試提供了方便，經(jīng)實(shí)際運(yùn)行，效果良好。只 要配上相應(yīng)的傳感器，即可用于速度、位移、壓力、溫度、濕度、流量等非電量的檢測(cè)，裝上顯示電路和打印機(jī)即可構(gòu)成實(shí)用的智能化...
上傳時(shí)間： 2015-09-06
上傳用戶：1159797854
資源簡(jiǎn)介：Windows XP 技巧匯集,讓你知道更多的Windows XP小技巧。
上傳時(shí)間： 2013-12-26
上傳用戶：yyyyyyyyyy
資源簡(jiǎn)介：異步FIFO控制器的verilog設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2014-01-22
上傳用戶：exxxds
資源簡(jiǎn)介：philips系列產(chǎn)品之USB中的HID測(cè)試小程序
上傳時(shí)間： 2015-11-26
上傳用戶：yuzsu
