亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > 技術(shù)資料 > 處理器cache擴展數(shù)據(jù)集在FPGA的實現(xiàn).rar

處理器cache擴展數(shù)據(jù)集在FPGA的實現(xiàn).rar

  • 資源大小:4485 K
  • 上傳時間: 2023-10-02
  • 上傳用戶:1208020161
  • 資源積分:2 下載積分
  • 標      簽: cache FPGA

資 源 簡 介

當今的芯片制造技術(shù),65nm的工藝已經(jīng)廣泛應用于CPU的設(shè)計制造中,隨著Intel公司45nm工藝的發(fā)布,芯片制造又進入了一個新的時代。并且CPU由單核處理器逐漸演變成今天的雙核,甚至四核。 雖然工藝達到了45nm,雖然CPU可以在一片芯片上完成以前四個處理器的并行功能,但在提高工藝與增加處理單元的同時,CPU的速度已經(jīng)基本達到瓶頸。對于一片CPU,不可能無限提高布線的工藝,不可能無限增加CPU的處理單元,所以必須要開發(fā)出新的思路解決CPU加速的問題。近年來,很多研究機構(gòu)提出硬件加速電路與處理器可重構(gòu)的思想,利用硬件運行速度快的優(yōu)勢完成以往由軟件完成的工作。也就是說,在CPU處理的同時,通過單獨的硬件加速電路協(xié)助完成處理,達到加速的目的。可重構(gòu),也就是在加速的過程中不斷對可重配置的硬件重新燒寫,以達到適合運行更多程序的目的。想要實現(xiàn)硬件加速電路——作為配合CPU處理單元的重要組成部分,cache訪問技術(shù)又成為制約其速度快慢的關(guān)鍵部分,而cache與內(nèi)存(SDRAM)的通信方式可以直接導致訪問速度的不同。本文從硬件加速電路中實現(xiàn)的cache入手,提出一種全新的cache實現(xiàn)方式,以便對將來硬件加速和可重構(gòu)邏輯的實現(xiàn)提供一個更快、更高效的訪問模式。本文的主要內(nèi)容包括: 首先通過FPGA實現(xiàn)了cache陣列——利用Xilinx公司提供的開發(fā)工具實現(xiàn)cache,來模擬出CPU中的高速緩存。 第三章論述了如何通過FPGA實現(xiàn)DDR2控制單元,DDR2控制單元作為cache的重要組成部分對整個系統(tǒng)的實現(xiàn)起到至關(guān)重要的作用。再接下來是如何將傳統(tǒng)的軟件語言轉(zhuǎn)換成硬件描述語言,以及軟件語言和硬件描述語言在實現(xiàn)、運行效率等方面的區(qū)別。將這種轉(zhuǎn)換作為驗證FPGA實現(xiàn)cache的一種手段,主要實現(xiàn)的是Laplace方程的C語言向VHDL語言的轉(zhuǎn)化。 第五章,把以上幾部分的實現(xiàn)進行聯(lián)合調(diào)試,其中提出了一些新的思路,能夠極大的提高傳輸數(shù)據(jù)的效率。 第六章,作為實現(xiàn)后的數(shù)據(jù)測試,從直觀的角度對比了同樣的算法在軟件中運行和進行硬件加速后執(zhí)行的效率,并且對FPGA實現(xiàn)的cache進行了測試,以便更好的得出硬件加速的優(yōu)勢所在。 第七章是對論文的一個總結(jié),以及硬件加速電路在將來的應用前景。本論文的主要結(jié)論如下: 1)FPGA作為硬件加速電路的一個重要組成部分,能夠完成對CPU的加速,并且FPGA中強大的IP核可以提供一個有效的手段進行隨心所欲的配置。 2)通過Laplace方程的在FPGA上的實現(xiàn),可以清晰的對比出硬件語言在運行上的優(yōu)勢。 3)通過cache和DDR2的通信,可以極大的提高算法的運行效率,并且能夠通過控制DDR2達到擴展算法數(shù)據(jù)集的目的。

相 關(guān) 資 源

主站蜘蛛池模板: 高密市| 横山县| 漠河县| 桦南县| 山西省| 营山县| 屏东县| 莱州市| 沂源县| 永登县| 阳东县| 隆回县| 上杭县| 哈尔滨市| 贡嘎县| 长岛县| 阳城县| 弥勒县| 大足县| 康保县| 陆河县| 永胜县| 隆德县| 宿迁市| 泗水县| 集安市| 千阳县| 西峡县| 灯塔市| 芦溪县| 建阳市| 青河县| 庆云县| 同德县| 霸州市| 安陆市| 若羌县| 理塘县| 榆社县| 会东县| 邮箱|