亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > 技術(shù)資料 > Verilog HDL與數(shù)字ASIC設(shè)計(jì)基礎(chǔ)

Verilog HDL與數(shù)字ASIC設(shè)計(jì)基礎(chǔ)

  • 資源大小:11095 K
  • 上傳時(shí)間: 2025-05-05
  • 上傳用戶:zhaiyawei
  • 資源積分:2 下載積分
  • 標(biāo)      簽: Verilog ASIC

資 源 簡(jiǎn) 介

 本書從實(shí)用的角度介紹了硬件描述語(yǔ)言verilog hdl基礎(chǔ)知識(shí),并重點(diǎn)介紹了可以綜合成為硬件電路的語(yǔ)法結(jié)構(gòu)、語(yǔ)句與建模方法。以altera公司的產(chǎn)品為例,介紹了cpld/fpga器件的結(jié)構(gòu)、配置方法、下載電路和quartus ⅱ等eda軟件的使用方法。    本書的特點(diǎn)是內(nèi)容先進(jìn)、方法實(shí)用、易讀易懂、實(shí)踐性強(qiáng),能夠使讀者快速入門,逐步掌握verilog hdl和cpld/fpga的基礎(chǔ)知識(shí)、設(shè)計(jì)流程和建模方法,熟悉用eda方法設(shè)計(jì)數(shù)字系統(tǒng)的技巧。本書不僅注重基礎(chǔ)知識(shí)的介紹,而且力求向讀者系統(tǒng)地講解vetilog hdl在數(shù)字系統(tǒng)設(shè)計(jì)方面的實(shí)際應(yīng)用。

相 關(guān) 資 源

主站蜘蛛池模板: 临邑县| 杭锦后旗| 沂南县| 体育| 富川| 滨州市| 襄城县| 巴东县| 依安县| 裕民县| 松溪县| 余干县| 老河口市| 贵南县| 清徐县| 宁强县| 翼城县| 岑巩县| 沧源| 永定县| 彰化市| 鹤壁市| 奎屯市| 乌兰浩特市| 绿春县| 无极县| 呼和浩特市| 乐清市| 崇阳县| 敦煌市| 德阳市| 陆丰市| 临沂市| 旺苍县| 玉环县| 饶平县| 新源县| 波密县| 台南市| 阜平县| 抚顺市|