VerilogHDL_advanced_digital_design_code_Ch6 Verilog HDL 高級數(shù)字設(shè)計(jì)源碼ch6
資源簡介:VerilogHDL_advanced_digital_design_code_Ch6 Verilog HDL 高級數(shù)字設(shè)計(jì)源碼ch6
上傳時(shí)間: 2016-02-12
上傳用戶:lmeeworm
資源簡介:VerilogHDL_advanced_digital_design_code_Ch7 Verilog HDL 高級數(shù)字設(shè)計(jì) 源碼ch7
上傳時(shí)間: 2013-12-23
上傳用戶:ghostparker
資源簡介:Verilog HDL 高級數(shù)字設(shè)計(jì)源碼 _chapter4
上傳時(shí)間: 2014-01-03
上傳用戶:cooran
資源簡介:Verilog HDL 高級數(shù)字設(shè)計(jì)源碼 _chapter5
上傳時(shí)間: 2013-12-26
上傳用戶:agent
資源簡介:Vlerilog HDL高級數(shù)字設(shè)計(jì)源碼,有興趣者可以來看看,保證是完整版
上傳時(shí)間: 2013-12-29
上傳用戶:ynzfm
資源簡介:VerilogHDL_advanced_digital_design_code_Ch8 VerilogHDL高級數(shù)字設(shè)計(jì)源碼Ch8
上傳時(shí)間: 2016-02-13
上傳用戶:璇珠官人
資源簡介:VerilogHDL_advanced_digital_design_code_Ch9 VerilogHDL高級數(shù)字設(shè)計(jì)源碼Ch9
上傳時(shí)間: 2016-02-13
上傳用戶:thinode
資源簡介:VerilogHDL_advanced_digital_design_code_Ch10 VerilogHDL高級數(shù)字設(shè)計(jì)源碼Ch10
上傳時(shí)間: 2016-02-13
上傳用戶:Divine
資源簡介:VerilogHDL_advanced_digital_design_code_Ch11 VerilogHDL高級數(shù)字設(shè)計(jì)源碼Ch
上傳時(shí)間: 2016-02-13
上傳用戶:shizhanincc
資源簡介:VerilogHDL_advanced_digital_design_code_Clock_generator VerilogHDL高級數(shù)字設(shè)計(jì)源碼Clock_generator
上傳時(shí)間: 2016-02-13
上傳用戶:yt1993410
資源簡介:javascript高級程序設(shè)計(jì) 源碼,請登錄下載
上傳時(shí)間: 2016-01-30
上傳用戶:Divine
資源簡介:一個(gè)嵌入式RISC CPU 的Verilog 設(shè)計(jì)源碼,可綜合。內(nèi)含詳細(xì)的設(shè)計(jì)文擋。
上傳時(shí)間: 2015-04-16
上傳用戶:tianjinfan
資源簡介:java方面較高級的程序設(shè)計(jì)源碼 共十四個(gè)例子源碼
上傳時(shí)間: 2014-01-03
上傳用戶:924484786
資源簡介:VerilogHDL高級數(shù)字設(shè)計(jì)書中源代碼適合學(xué)習(xí)Verilog編程者學(xué)習(xí)
上傳時(shí)間: 2014-01-15
上傳用戶:chenlong
資源簡介:基于STC8A8K64S4A12單片機(jī)設(shè)計(jì)的數(shù)字溫度計(jì)源碼基于STC8A8K64S4A12單片機(jī)設(shè)計(jì)的數(shù)字溫度計(jì)源碼
上傳時(shí)間: 2022-01-15
上傳用戶:
資源簡介:大學(xué)VHDL實(shí)驗(yàn)數(shù)字鐘源碼,有的專業(yè)數(shù)字電路實(shí)驗(yàn)設(shè)計(jì)也有要求做的。
上傳時(shí)間: 2014-01-25
上傳用戶:氣溫達(dá)上千萬的
資源簡介:精通Verilog HDL:IC設(shè)計(jì)核心技術(shù)實(shí)例詳解
上傳時(shí)間: 2013-07-24
上傳用戶:eeworm
資源簡介:實(shí)現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計(jì)源碼
上傳時(shí)間: 2013-04-24
上傳用戶:zhf1234
資源簡介:·詳細(xì)說明:學(xué)習(xí)USB2.0驅(qū)動程序設(shè)計(jì)源碼,包括Windows DDK Driver驅(qū)動的詳細(xì)設(shè)計(jì),U盤,MP3的程序設(shè)計(jì)例子- Studies the USB2.0 driver design source code, including Windows DDK Driver actuation detailed design, U plate, MP3 programming example
上傳時(shí)間: 2013-06-04
上傳用戶:宋桃子
資源簡介:實(shí)現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計(jì)源碼
上傳時(shí)間: 2013-08-18
上傳用戶:pkzz021
資源簡介:CPLD與8051的總線接口的VHDL設(shè)計(jì)源碼,包括原理圖,VHDL語言的源程序,仿真波形,設(shè)計(jì)的詳細(xì)說明
上傳時(shí)間: 2013-09-01
上傳用戶:bpgfl
資源簡介:實(shí)現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計(jì)源碼
上傳時(shí)間: 2013-09-04
上傳用戶:zhuyibin
資源簡介:JAVA2游戲程序設(shè)計(jì)源碼 配盤
上傳時(shí)間: 2014-01-26
上傳用戶:海陸空653
資源簡介:圖庫管理系統(tǒng)設(shè)計(jì)源碼
上傳時(shí)間: 2015-01-19
上傳用戶:zjf3110
資源簡介:windows 程序設(shè)計(jì)源碼6-10
上傳時(shí)間: 2013-12-24
上傳用戶:sk5201314
資源簡介:windows 程序設(shè)計(jì)源碼11-15
上傳時(shí)間: 2015-01-20
上傳用戶:zwei41
資源簡介:學(xué)生管理信息系統(tǒng)源碼為本人在畢業(yè)設(shè)計(jì)時(shí)的畢業(yè)設(shè)計(jì)源碼包括詳細(xì)的文檔,開發(fā)環(huán)境為pb
上傳時(shí)間: 2015-02-06
上傳用戶:hakim
資源簡介:此設(shè)計(jì)采用Verilog HDL硬件語言設(shè)計(jì),在掌宇開發(fā)板上實(shí)現(xiàn). 將整個(gè)電路分為兩個(gè)子模塊,一個(gè)提供同步信號(H_SYNC和V_SYNC)及像素位置信息;另一個(gè)接收像素位置信息,并輸出顏色信號。這樣便于進(jìn)行圖形修改,同時(shí)也容易實(shí)現(xiàn)
上傳時(shí)間: 2015-04-11
上傳用戶:myworkpost
資源簡介:Windows環(huán)境下32位匯編語言程序設(shè)計(jì)源碼.rar
上傳時(shí)間: 2013-12-18
上傳用戶:ukuk
資源簡介:實(shí)時(shí)語音信號處理系統(tǒng)設(shè)計(jì)源碼,基于TMS320C6711的,還有AD535 Codec介紹及其在系統(tǒng)設(shè)計(jì)中的應(yīng)用。
上傳時(shí)間: 2013-11-27
上傳用戶:gaome