fifo,VHDL源碼,模塊化設計,適用于很多場合。
資源簡介:para13: FIFO.vhd FIFO(雙口RAM) FIFO1.vhd FIFO(嵌入式EAB) FIFO2.vhd FIFO(LPM)
上傳時間: 2013-12-17
上傳用戶:dianxin61
資源簡介:FIFO設計的參考文檔 Project name : FIFO -- Project description : FIFO controller Unit 工程名 : FIFO.VHD 用到庫文件IEEE.STD_LOGIC_1164
上傳時間: 2017-09-03
上傳用戶:skfreeman
資源簡介:異步FIFO是一種先進先出的電路,使用在需要產時數據接口的部分,用來存儲、緩沖在兩個異步時鐘之間的數據傳輸。在異步電路中,由于時鐘之間周期和相位完全獨立,因而數據的丟失概率不為零。如何設計一個高可靠性、高速的異步FIFO電路便成為一個難點。本設計介...
上傳時間: 2013-07-30
上傳用戶:muyehuli
資源簡介:LM3S系列UART例程:發送FIFO觸發中斷原理
上傳時間: 2013-05-24
上傳用戶:han0097
資源簡介:LM3S系列UART例程:發送FIFO工作原理
上傳時間: 2013-04-24
上傳用戶:pei5
資源簡介:LM3S系列UART例程:以FIFO中斷方式發送
上傳時間: 2013-04-24
上傳用戶:也一樣請求
資源簡介:LM3S系列UART例程:以FIFO中斷方式接收
上傳時間: 2013-05-20
上傳用戶:zklh8989
資源簡介:LM3S系列UART例程:以FIFO中斷方式接收
上傳時間: 2013-06-12
上傳用戶:米卡
資源簡介:異步FIFO是用來適配不同時鐘域之間的相位差和頻率飄移的重要模塊。本文設計的異步FIFO采用了格雷(GRAY)變換技術和雙端口RAM實現了不同時鐘域之間的數據無損傳輸。該結構利用了GRAY變換的特點,使得整個系統可靠性高和抗干擾能力強,系統可以工作在讀寫時鐘...
上傳時間: 2013-08-08
上傳用戶:13817753084
資源簡介:使用Verilog編寫的同步FIFO,可通過設置程序中的DEPTH設置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中寫入數據,\r\nFIFO_READ_CLOCK上升沿讀取數據。本程序對FIFO上層操作簡單實用。
上傳時間: 2013-08-12
上傳用戶:ljt101007
資源簡介:一篇關于FIFO設計以及FPGA設計的文章
上傳時間: 2013-08-19
上傳用戶:ainimao
資源簡介:關鍵詞 CAN報文對象的FIFO模式應用摘 要 CAN通信實驗
上傳時間: 2013-11-03
上傳用戶:kernor
資源簡介:FIFO的verilog代碼
上傳時間: 2013-11-22
上傳用戶:不懂夜的黑
資源簡介:FIFO
上傳時間: 2013-11-08
上傳用戶:wgh_kf
資源簡介:FIFO設計,有代碼,可以自己照著操作下哈
上傳時間: 2013-11-12
上傳用戶:sammi
資源簡介: 設計工程師通常在FPGA上實現FIFO(先進先出寄存器)的時候,都會使用由芯片提供商所提供的FIFO。但是,由于其通用性使得其針對性變差,某些情況下會變得不方便或者將增加硬件成本。此時,需要進行自行FIFO設計。本文提供了一種基于信元的FIFO設計方法以供設...
上傳時間: 2014-01-13
上傳用戶:mengmeng444425
資源簡介:異步FIFO結構設計簡介
上傳時間: 2013-11-02
上傳用戶:786334970
資源簡介:FIFO
上傳時間: 2013-11-08
上傳用戶:nunnzhy
資源簡介:FIFO的verilog代碼
上傳時間: 2013-12-22
上傳用戶:ccxzzhm
資源簡介:FIFO設計,有代碼,可以自己照著操作下哈
上傳時間: 2013-10-31
上傳用戶:qq21508895
資源簡介: 設計工程師通常在FPGA上實現FIFO(先進先出寄存器)的時候,都會使用由芯片提供商所提供的FIFO。但是,由于其通用性使得其針對性變差,某些情況下會變得不方便或者將增加硬件成本。此時,需要進行自行FIFO設計。本文提供了一種基于信元的FIFO設計方法以供設...
上傳時間: 2013-11-05
上傳用戶:ch3ch2oh
資源簡介:關于操作系統:先進先出調度算法(FIFO)處理缺頁中斷
上傳時間: 2014-01-03
上傳用戶:CHENKAI
資源簡介:硬件描述語言的高速FIFO
上傳時間: 2014-01-08
上傳用戶:jackgao
資源簡介:頁面置換之LRU與FIFO
上傳時間: 2014-12-21
上傳用戶:xymbian
資源簡介:vhdl編寫的FIFO程序
上傳時間: 2014-01-05
上傳用戶:拔絲土豆
資源簡介:一個完成的FIFO算法
上傳時間: 2014-12-21
上傳用戶:zhangliming420
資源簡介:verilog FIFO
上傳時間: 2015-02-16
上傳用戶:xaijhqx
資源簡介:FIFO及lru頁面置換算法
上傳時間: 2014-01-14
上傳用戶:xcy122677
資源簡介:Unix環境下的管道(FIFO)操作庫。
上傳時間: 2015-02-27
上傳用戶:wfeel
資源簡介:應用于51芯片的很經典的串口通訊程序源代碼 (采用FIFO方式)
上傳時間: 2013-12-21
上傳用戶:banyou