OrCAD創(chuàng)建大IC邏輯封裝的方法
資源簡介：OrCAD創(chuàng)建大IC邏輯封裝的方法
上傳時(shí)間： 2013-06-28
上傳用戶：xhz1993
資源簡介：OrCAD是一個(gè)大家經(jīng)常使用的軟件，該軟件的優(yōu)點(diǎn)我就不說了。當(dāng)你面對 一個(gè)上百個(gè)腳IC 的時(shí)候，你是不是像以前那樣一個(gè)個(gè)放引腳…估計(jì)做一個(gè)IC你 也累得頭暈眼花了…而且很容易錯(cuò)…現(xiàn)在給大家提供一個(gè)簡單的方法，HE HE… 可能有些朋友不知道…HE HE…現(xiàn)在來談...
上傳時(shí)間： 2018-08-02
上傳用戶：syq123
資源簡介：矽創(chuàng)ST7565P IC對LCD的驅(qū)動(dòng)測試源程序.
上傳時(shí)間： 2015-05-11
上傳用戶：1427796291
資源簡介：從OrCAD的原理圖中導(dǎo)出元件庫的方法.簡單有效。
上傳時(shí)間： 2014-03-26
上傳用戶：jelenecheung
資源簡介：EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計(jì)語言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程。“工欲善其...
上傳時(shí)間： 2013-11-19
上傳用戶：wxqman
資源簡介：EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計(jì)語言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程?！肮び破?..
上傳時(shí)間： 2013-10-11
上傳用戶：1079836864
資源簡介：本文首先介紹了三種專門用于模糊邏輯控制系統(tǒng)設(shè)計(jì)的軟件系統(tǒng)。詳細(xì)地介紹了利用軟件進(jìn)行模糊邏輯控制系統(tǒng)設(shè)計(jì)的基本原理以及模糊控制器的軟件程序設(shè)計(jì)方法。實(shí)驗(yàn)表明，模糊邏輯系統(tǒng)的C 語言實(shí)現(xiàn)方法是完全可行的，
上傳時(shí)間： 2013-04-24
上傳用戶：fandeshun
資源簡介：OrCAD傳遞分立器件Value值到PowerPCB的方法
上傳時(shí)間： 2013-06-28
上傳用戶：ynsnjs
資源簡介：通過研究在建設(shè)運(yùn)營數(shù)據(jù)網(wǎng)過程中，利用BGP Community屬性結(jié)合條件路由過濾技術(shù)實(shí)現(xiàn)路由控制的過程，提出了在復(fù)雜網(wǎng)絡(luò)環(huán)境以及其它可用技術(shù)受限制的條件下實(shí)現(xiàn)MPLS VPN邏輯網(wǎng)絡(luò)結(jié)構(gòu)的一種新方法，該方案的實(shí)施，使得專用網(wǎng)具有更高的安全性和可擴(kuò)展性。
上傳用戶：農(nóng)藥鋒6
資源簡介：如何在Java程序中使用我們現(xiàn)有的DLL。因?yàn)檫@些DLLs并不是為在由Java創(chuàng)建的頭文件中使用而編寫的。這個(gè)問題的解決方法就是創(chuàng)建一個(gè)封裝的DLL，它僅用來調(diào)用你的DLL的函數(shù)。這個(gè)應(yīng)用程序是關(guān)于VC++, Java和集合的接口連接程序。
上傳時(shí)間： 2014-01-08
上傳用戶：shus521
資源簡介：實(shí)現(xiàn)ADT,可以實(shí)現(xiàn)兩個(gè)二叉樹的幾種邏輯關(guān)系來顯示它們之間的聯(lián)系.如:求兩個(gè)二叉樹是否是等價(jià)的.它們的交集并集是怎樣的.等等.這樣這些都是ADT要實(shí)現(xiàn)的方法.
上傳時(shí)間： 2015-03-22
上傳用戶：1079836864
資源簡介：我們可以采用兩種編程方法,一種是自己編寫控制各種寄存器代碼進(jìn)行數(shù)據(jù)的采集和輸出,另外一種就是利用他封裝的DLL的方法訪問相應(yīng)的函數(shù)進(jìn)行完成.為了節(jié)省時(shí)間提高開發(fā)效率,當(dāng)然使用第二種方法了
上傳時(shí)間： 2015-04-15
上傳用戶：zhouchang199
資源簡介：壓縮包內(nèi)為本人寫的(2,1,3)卷積碼編碼器和維特比(viterbi)譯碼器.編碼器和譯碼器分別封裝在一個(gè)類中,每個(gè)類的方法和變量均有注解
上傳時(shí)間： 2014-11-28
上傳用戶：xieguodong1234
資源簡介：摘要 探討了IP 核的驗(yàn)證與測試的方法及其和 VHDL語言在 IC 設(shè)計(jì)中的應(yīng)用 并給出了其在RISC8 框架 CPU 核中的下載實(shí)例．
上傳時(shí)間： 2014-07-11
上傳用戶：lunshaomo
資源簡介：研華工業(yè)用控制板卡的VC編程方法.此類板卡編程方法比較復(fù)雜,根據(jù)說明書上面說明我們可以采用兩種編程方法,一種是自己編寫控制各種寄存器代碼進(jìn)行數(shù)據(jù)的采集和輸出,另外一種就是利用他封裝的DLL的方法訪問相應(yīng)的函數(shù)進(jìn)行完成.
上傳時(shí)間： 2013-12-27
上傳用戶：csgcd001
資源簡介：通過ADO訪問數(shù)據(jù)庫的方法的封裝類的實(shí)現(xiàn)文件,以某數(shù)據(jù)可為例子訪問
上傳時(shí)間： 2013-11-27
上傳用戶：李夢晗
資源簡介：本科畢業(yè)論文（設(shè)計(jì)）指導(dǎo)手冊包.括畢業(yè)論文書寫格式、畢業(yè)論文的結(jié)構(gòu)、擬定結(jié)構(gòu)提綱、形成論點(diǎn)和論據(jù)、引文、圖表、加注 論文修改的方法、畢業(yè)論文答辯前的準(zhǔn)備、畢業(yè)論文的結(jié)構(gòu)原則、畢業(yè)論文的邏輯、畢業(yè)論文的評價(jià)、畢業(yè)論文的文風(fēng)、畢業(yè)論文的性質(zhì)和寫作...
上傳時(shí)間： 2013-12-24
上傳用戶：小碼農(nóng)lz
資源簡介：中南大學(xué)數(shù)字電子技術(shù)課程設(shè)計(jì)--數(shù)字鐘的設(shè)計(jì) 一.設(shè)計(jì)目的 1. 進(jìn)一步掌握各芯片的邏輯功能及使用方法。 2. 進(jìn)一步掌握數(shù)字鐘的設(shè)計(jì)方法和和計(jì)數(shù)器相互級聯(lián)的方法。 3. 進(jìn)一步掌握數(shù)字系統(tǒng)的設(shè)計(jì)和數(shù)字系統(tǒng)功能的測試方法。 4. 進(jìn)一步掌握數(shù)字系統(tǒng)的制作...
上傳時(shí)間： 2013-12-25
上傳用戶：netwolf
資源簡介：完整的C語言實(shí)驗(yàn)報(bào)告 實(shí)驗(yàn)1 C程序的運(yùn)行環(huán)境和運(yùn)行C程序的方法 實(shí)驗(yàn)2 數(shù)據(jù)類型、運(yùn)算符和表達(dá)式 實(shí)驗(yàn)3 最簡單的C程序設(shè)計(jì) 實(shí)驗(yàn)4 邏輯結(jié)構(gòu)程序設(shè)計(jì) 實(shí)驗(yàn)5 循環(huán)控制
上傳時(shí)間： 2013-12-20
上傳用戶：Breathe0125
資源簡介：簡述了V HDL 語言的功能及其特點(diǎn),并以 8 位串行數(shù)字鎖設(shè)計(jì)為例,介紹了在Max + plus Ⅱ10. 2 開發(fā)軟件下,利用V HDL 硬件描述語言設(shè) 計(jì)數(shù)字邏輯電路的過程和方法。并設(shè)計(jì)了密碼鎖
上傳時(shí)間： 2013-12-23
上傳用戶：yimoney
資源簡介：本文詳細(xì)介紹IC 制造工藝流程,IC封裝測試方法, 企業(yè)總結(jié)核心技術(shù)資料,非常有用.
上傳時(shí)間： 2016-08-29
上傳用戶：咔樂塢
資源簡介：壓縮包提供altera公司邏輯器件的標(biāo)準(zhǔn)封裝，共有8百多個(gè)器件，可以供用戶選擇，封裝格式均用protel99SE。
上傳時(shí)間： 2014-01-24
上傳用戶：bjgaofei
資源簡介：從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)：復(fù)雜數(shù)字邏輯系統(tǒng)的Verilog HDL設(shè)計(jì)技術(shù)和方法，結(jié)合DSP算法介紹verilog HdL 設(shè)計(jì)。
上傳時(shí)間： 2016-12-16
上傳用戶：xiaohuanhuan
資源簡介：CPLD可編程邏輯芯片上實(shí)現(xiàn)信號發(fā)生器的方法和步驟，系統(tǒng)采用自頂向下的設(shè)計(jì)方法，以硬件描述語言VHDL和原理圖為設(shè)計(jì)輸入，利用模塊化單元構(gòu)建系統(tǒng)。
上傳時(shí)間： 2013-12-13
上傳用戶：as275944189
資源簡介：從OrCAD的原理圖中導(dǎo)出元件庫的方法.簡單有效。
上傳時(shí)間： 2014-06-08
上傳用戶：sclyutian
資源簡介：微軟官方發(fā)布的SQL邏輯封裝，數(shù)據(jù)庫增刪改輕松實(shí)現(xiàn)
上傳時(shí)間： 2014-01-18
上傳用戶：cmc_68289287
資源簡介：OrCAD中批量替換和修改網(wǎng)絡(luò)名最高效的方法
上傳時(shí)間： 2016-11-08
上傳用戶：wuchengbai
資源簡介：該文檔為使用Allegro從brd文件中導(dǎo)出封裝及焊盤的方法講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-04-12
上傳用戶：
資源簡介：文檔為PLC可編程邏輯器件的選擇方法總結(jié)講解文檔，是一份不錯(cuò)的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，
上傳時(shí)間： 2022-07-09
上傳用戶：
資源簡介：書名:數(shù)字邏輯電路的ASIC設(shè)計(jì)/實(shí)用電子電路設(shè)計(jì)叢書 作者:（日）小林芳直 著，蔣民 譯，趙寶瑛 校 出版社：科學(xué)出版社 原價(jià)：30.00 出版日期：2004-9-1 ISBN：9787030133960 字?jǐn)?shù)：348000 頁數(shù)：293 印次： 版次：1 紙張：膠版...
上傳時(shí)間： 2013-06-15
上傳用戶：龍飛艇
