相 關(guān) 資 源

• FPGA的時(shí)鐘詳細(xì)講解免費(fèi)下載

  資源簡(jiǎn)介：FPGA的時(shí)鐘詳細(xì)講解，可以讓你更加熟悉的了解FPGA的時(shí)鐘設(shè)計(jì)。

  標(biāo)簽： FPGA 時(shí)鐘

  上傳時(shí)間： 2013-08-29

  上傳用戶(hù)：1101055045

• FPGA的時(shí)鐘詳細(xì)講解免費(fèi)下載

  資源簡(jiǎn)介：FPGA的時(shí)鐘詳細(xì)講解，可以讓你更加熟悉的了解FPGA的時(shí)鐘設(shè)計(jì)。

  標(biāo)簽： FPGA 時(shí)鐘

  上傳時(shí)間： 2015-12-29

  上傳用戶(hù)：yuchunhai1990

• CPLD/FPGA設(shè)計(jì)中的時(shí)鐘應(yīng)用講解及其實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：CPLD/FPGA設(shè)計(jì)中的時(shí)鐘應(yīng)用講解 及其實(shí)例

  標(biāo)簽： CPLD FPGA 時(shí)鐘

  上傳時(shí)間： 2013-09-01

  上傳用戶(hù)：3到15

• CPLD/FPGA設(shè)計(jì)中的時(shí)鐘應(yīng)用講解 及其實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：CPLD/FPGA設(shè)計(jì)中的時(shí)鐘應(yīng)用講解 及其實(shí)例

  標(biāo)簽： CPLD FPGA 時(shí)鐘

  上傳時(shí)間： 2013-12-26

  上傳用戶(hù)：zm7516678

• 基于FPGA的時(shí)鐘跟蹤環(huán)路的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：提出了一種基于FPGA的時(shí)鐘跟蹤環(huán)路的設(shè)計(jì)方案,該方案簡(jiǎn)化了時(shí)鐘跟蹤環(huán)路的結(jié)構(gòu),降低了時(shí)鐘調(diào)整電路的復(fù)雜度。實(shí)際電路測(cè)試結(jié)果表明,該方案能夠使接收機(jī)時(shí)鐘快速準(zhǔn)確地跟蹤發(fā)射機(jī)時(shí)鐘的變化,且時(shí)鐘抖動(dòng)小、穩(wěn)準(zhǔn)度高、工作穩(wěn)定可靠。

  標(biāo)簽： FPGA 時(shí)鐘 跟蹤環(huán)路

  上傳時(shí)間： 2014-12-28

  上傳用戶(hù)：498732662

• 基于FPGA的時(shí)鐘跟蹤環(huán)路的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：提出了一種基于FPGA的時(shí)鐘跟蹤環(huán)路的設(shè)計(jì)方案,該方案簡(jiǎn)化了時(shí)鐘跟蹤環(huán)路的結(jié)構(gòu),降低了時(shí)鐘調(diào)整電路的復(fù)雜度。實(shí)際電路測(cè)試結(jié)果表明,該方案能夠使接收機(jī)時(shí)鐘快速準(zhǔn)確地跟蹤發(fā)射機(jī)時(shí)鐘的變化,且時(shí)鐘抖動(dòng)小、穩(wěn)準(zhǔn)度高、工作穩(wěn)定可靠。

  標(biāo)簽： FPGA 時(shí)鐘 跟蹤環(huán)路

  上傳時(shí)間： 2015-01-02

  上傳用戶(hù)：bhqrd30

• 以圖文的形式詳細(xì)講解了LINUX內(nèi)核的原理免費(fèi)下載

  資源簡(jiǎn)介：以圖文的形式詳細(xì)講解了LINUX內(nèi)核的原理

  標(biāo)簽： LINUX 內(nèi)核

  上傳時(shí)間： 2014-01-20

  上傳用戶(hù)：waitingfy

• ARM,DSP,FPGA的區(qū)別:詳細(xì)介紹了ARM免費(fèi)下載

  資源簡(jiǎn)介：ARM,DSP,FPGA的區(qū)別:詳細(xì)介紹了ARM，DSP，F(xiàn)PGA/CPLD的異同。

  標(biāo)簽： ARM FPGA DSP 詳細(xì)介紹

  上傳時(shí)間： 2014-01-26

  上傳用戶(hù)：aig85

• 基于FPGA的VHDL時(shí)鐘程序 本程序是基于FPGA的時(shí)鐘程序,可用按鍵控制較時(shí),有秒閃,調(diào)時(shí)指示!!!免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的VHDL時(shí)鐘程序 本程序是基于FPGA的時(shí)鐘程序,可用按鍵控制較時(shí),有秒閃,調(diào)時(shí)指示!!!

  標(biāo)簽： FPGA VHDL 時(shí)鐘程序 按鍵控制

  上傳時(shí)間： 2013-12-18

  上傳用戶(hù)：wys0120

• C++對(duì)話框的用法詳細(xì)講解免費(fèi)下載

  資源簡(jiǎn)介：C++對(duì)話框的用法詳細(xì)講解，word版本

  標(biāo)簽： 對(duì)話框

  上傳時(shí)間： 2017-01-22

  上傳用戶(hù)：Late_Li

• FPGA的時(shí)鐘設(shè)計(jì),源代碼,很有參考價(jià)值,希望對(duì)學(xué)習(xí)FPGA設(shè)計(jì)的朋友有參考意義.免費(fèi)下載

  資源簡(jiǎn)介：FPGA的時(shí)鐘設(shè)計(jì),源代碼,很有參考價(jià)值,希望對(duì)學(xué)習(xí)FPGA設(shè)計(jì)的朋友有參考意義.

  標(biāo)簽： FPGA 時(shí)鐘設(shè)計(jì) 價(jià)值 源代碼

  上傳時(shí)間： 2013-12-18

  上傳用戶(hù)：miaochun888

• 一種基于FPGA的時(shí)鐘跟蹤環(huán)路的設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：一種基于FPGA的時(shí)鐘跟蹤環(huán)路的設(shè)計(jì)與實(shí)現(xiàn)

  標(biāo)簽： FPGA 時(shí)鐘 跟蹤環(huán)路

  上傳時(shí)間： 2018-03-22

  上傳用戶(hù)：caigen0001

• FPGA的綜合詳細(xì)教程免費(fèi)下載

  資源簡(jiǎn)介：該文檔為FPGA的綜合詳細(xì)教程總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： FPGA

  上傳時(shí)間： 2022-05-10

  上傳用戶(hù)：

• 基于FPGA的精確時(shí)鐘同步方法研究.rar免費(fèi)下載

  資源簡(jiǎn)介：在工業(yè)控制領(lǐng)域，多種現(xiàn)場(chǎng)總線標(biāo)準(zhǔn)共存的局面從客觀上促進(jìn)了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展，國(guó)際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應(yīng)用于工業(yè)控制系統(tǒng)的現(xiàn)場(chǎng)設(shè)備層...

  標(biāo)簽： FPGA 時(shí)鐘同步 方法研究

  上傳時(shí)間： 2013-08-04

  上傳用戶(hù)：hn891122

• 基于FPGA的精確時(shí)鐘同步方法研究免費(fèi)下載

  資源簡(jiǎn)介：在工業(yè)控制領(lǐng)域，多種現(xiàn)場(chǎng)總線標(biāo)準(zhǔn)共存的局面從客觀上促進(jìn)了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展，國(guó)際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應(yīng)用于工業(yè)控制系統(tǒng)的現(xiàn)場(chǎng)設(shè)備層...

  標(biāo)簽： FPGA 時(shí)鐘同步 方法研究

  上傳時(shí)間： 2013-07-28

  上傳用戶(hù)：heart520beat

• ARM,DSP,FPGA的區(qū)別免費(fèi)下載

  資源簡(jiǎn)介：ARM,DSP,FPGA的區(qū)別:詳細(xì)介紹了ARM，DSP，F(xiàn)PGA/CPLD的異同。

  標(biāo)簽： FPGA ARM DSP

  上傳時(shí)間： 2013-08-27

  上傳用戶(hù)：lijianyu172

• 大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略,很詳細(xì)的描述了在FPGA設(shè)計(jì)中時(shí)鐘設(shè)計(jì)的方法免費(fèi)下載

  資源簡(jiǎn)介：大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略,很詳細(xì)的描述了在FPGA設(shè)計(jì)中時(shí)鐘設(shè)計(jì)的方法

  標(biāo)簽： FPGA 大型 多時(shí)鐘 策略

  上傳時(shí)間： 2013-09-04

  上傳用戶(hù)：妄想演繹師

• 大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略,很詳細(xì)的描述了在FPGA設(shè)計(jì)中時(shí)鐘設(shè)計(jì)的方法免費(fèi)下載

  資源簡(jiǎn)介：大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略,很詳細(xì)的描述了在FPGA設(shè)計(jì)中時(shí)鐘設(shè)計(jì)的方法

  標(biāo)簽： FPGA 大型 多時(shí)鐘 策略

  上傳時(shí)間： 2015-04-14

  上傳用戶(hù)：wyc199288

• CPLD和FPGA的使用方法有詳細(xì)的介紹免費(fèi)下載

  資源簡(jiǎn)介：CPLD和FPGA的使用方法有詳細(xì)的介紹?。。〈蠹铱靵?lái)下載吧

  標(biāo)簽： CPLD FPGA

  上傳時(shí)間： 2013-08-06

  上傳用戶(hù)：lalaruby

• 詳細(xì)介紹了FPGA的工作原理免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)介紹了FPGA的工作原理，以及如何使用，簡(jiǎn)單易學(xué)，功能強(qiáng)大

  標(biāo)簽： FPGA 詳細(xì)介紹 工作原理

  上傳時(shí)間： 2013-08-07

  上傳用戶(hù)：xinyuzhiqiwuwu

• FPGA實(shí)現(xiàn) DDS_講的非常詳細(xì)免費(fèi)下載

  資源簡(jiǎn)介：FPGA實(shí)現(xiàn) DDS_講的非常詳細(xì),師兄的一片論文

  標(biāo)簽： FPGA DDS

  上傳時(shí)間： 2013-08-09

  上傳用戶(hù)：caixiaoxu26

• 大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略免費(fèi)下載

  資源簡(jiǎn)介：大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略,希望有需要的人喜歡

  標(biāo)簽： FPGA 大型 多時(shí)鐘 策略

  上傳時(shí)間： 2013-08-14

  上傳用戶(hù)：zhichenglu

• 詳細(xì)介紹了FPGA的設(shè)計(jì)的指導(dǎo)性原則免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)介紹了FPGA的設(shè)計(jì)的指導(dǎo)性原則，F(xiàn)PGA的設(shè)計(jì)的具體準(zhǔn)則，F(xiàn)PGA設(shè)計(jì)中的常見(jiàn)疑問(wèn)，用FPGA的不可不看！

  標(biāo)簽： FPGA 詳細(xì)介紹

  上傳時(shí)間： 2013-08-16

  上傳用戶(hù)：lunshaomo

• FPGA異步時(shí)鐘設(shè)計(jì)中的同步策略免費(fèi)下載

  資源簡(jiǎn)介：FPGA異步時(shí)鐘設(shè)計(jì)中的同步策略，需要

  標(biāo)簽： FPGA 異步時(shí)鐘 策略

  上傳時(shí)間： 2013-08-23

  上傳用戶(hù)：540750247

• 一本講解FPGA的書(shū)免費(fèi)下載

  資源簡(jiǎn)介：這是一本講解FPGA的書(shū),書(shū)中詳盡的介紹了FPGA的入門(mén)及用法,從簡(jiǎn)單到復(fù)雜

  標(biāo)簽： FPGA

  上傳時(shí)間： 2013-08-24

  上傳用戶(hù)：lchjng

• 通過(guò)FPGA產(chǎn)生時(shí)鐘的VHDL源碼免費(fèi)下載

  資源簡(jiǎn)介：通過(guò)FPGA產(chǎn)生時(shí)鐘的VHDL源碼，QII7.1下調(diào)試通過(guò)

  標(biāo)簽： FPGA VHDL 時(shí)鐘 源碼

  上傳時(shí)間： 2013-08-24

  上傳用戶(hù)：wtrl

• 詳細(xì)介紹了CPLD和FPGA的區(qū)別免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)介紹了CPLD和FPGA的區(qū)別，對(duì)新手理解FPGA和CPLD有極大的幫助。

  標(biāo)簽： CPLD FPGA 詳細(xì)介紹

  上傳時(shí)間： 2013-08-26

  上傳用戶(hù)：天空說(shuō)我在

• 基于FPGA的新型數(shù)據(jù)位同步時(shí)鐘提取(CDR)實(shí)現(xiàn)方法免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的新型數(shù)據(jù)位同步時(shí)鐘提取(CDR)實(shí)現(xiàn)方法

  標(biāo)簽： FPGA CDR 數(shù)據(jù) 位同步時(shí)鐘

  上傳時(shí)間： 2013-08-28

  上傳用戶(hù)：huyahui

• 通過(guò)嵌入式32位單片機(jī)進(jìn)行FPGA的直接打入程序的資料詳細(xì)介紹及總結(jié)免費(fèi)下載

  資源簡(jiǎn)介：通過(guò)嵌入式32位單片機(jī)進(jìn)行FPGA的直接打入程序的資料詳細(xì)介紹及總結(jié)

  標(biāo)簽： FPGA 嵌入式 32位單片機(jī) 程序

  上傳時(shí)間： 2013-08-30

  上傳用戶(hù)：風(fēng)行天下

• 是關(guān)于FPGA/URT原理的一個(gè)詳細(xì)描述免費(fèi)下載

  資源簡(jiǎn)介：是關(guān)于FPGA/URT原理的一個(gè)詳細(xì)描述.而且里面還有DDAIII實(shí)驗(yàn)箱的URT驅(qū)動(dòng)實(shí)現(xiàn).

  標(biāo)簽： FPGA URT

  上傳時(shí)間： 2013-09-03

  上傳用戶(hù)：xcy122677