相 關(guān) 資 源

• Verilog HDL黑金資料免費(fèi)下載

  資源簡介：Verilog HDL 黑金資料

  標(biāo)簽： Verilog HDL

  上傳時間： 2013-11-04

  上傳用戶：上善若水

• Verilog HDL黑金資料免費(fèi)下載

  資源簡介：Verilog HDL 黑金資料

  標(biāo)簽： Verilog HDL

  上傳時間： 2013-10-31

  上傳用戶：xy@1314

• 初學(xué)Verilog HDL時 找的好資料 大家共享免費(fèi)下載

  資源簡介：初學(xué)Verilog HDL時 找的好資料 大家共享

  標(biāo)簽： Verilog HDL 家

  上傳時間： 2015-04-19

  上傳用戶：wfeel

• 北大Verilog HDL課件！內(nèi)部資料免費(fèi)下載

  資源簡介：北大Verilog HDL課件！內(nèi)部資料，內(nèi)含大量的工程實(shí)例，是學(xué)習(xí)的好資料

  標(biāo)簽： Verilog HDL

  上傳時間： 2013-12-29

  上傳用戶：s363994250

• 一個介紹Verilog HDL的經(jīng)典資料免費(fèi)下載

  資源簡介：一個介紹Verilog HDL的經(jīng)典資料，覺得很有用，與大家共同享用。

  標(biāo)簽： Verilog HDL

  上傳時間： 2016-08-12

  上傳用戶：小鵬

• Verilog HDL入門,學(xué)習(xí)的最好參考資料免費(fèi)下載

  資源簡介：Verilog HDL入門,學(xué)習(xí)的最好參考資料，可以極短的時間內(nèi)學(xué)會

  標(biāo)簽： Verilog HDL 參考資料

  上傳時間： 2016-09-03

  上傳用戶：hgy9473

• Verilog HDL 華為入門教程.pdf 內(nèi)部資料免費(fèi)下載

  資源簡介：Verilog HDL 華為入門教程.pdf 內(nèi)部資料

  標(biāo)簽： Verilog HDL 華為

  上傳時間： 2013-12-19

  上傳用戶：壞壞的華仔

• Verilog HDL 華為入門教程-網(wǎng)絡(luò)上比較經(jīng)典的學(xué)習(xí)資料免費(fèi)下載

  資源簡介：Verilog HDL 華為入門教程-網(wǎng)絡(luò)上比較經(jīng)典的學(xué)習(xí)資料

  標(biāo)簽： Verilog HDL 華為 入門教程

  上傳時間： 2013-12-24

  上傳用戶：181992417

• Verilog HDL 華為公司的入門教程 內(nèi)部資料免費(fèi)下載

  資源簡介：Verilog HDL 華為公司的入門教程 內(nèi)部資料，很有啟發(fā)

  標(biāo)簽： Verilog HDL 華為公司 入門教程

  上傳時間： 2017-06-21

  上傳用戶：水口鴻勝電器

• Verilog HDL 數(shù)字設(shè)計教程(賀敬凱)免費(fèi)下載

  資源簡介：　　Verilog HDL 數(shù)字設(shè)計教程【作者：賀敬凱；出版社：西安電子科技大學(xué)出版社】（本資料為ppt） 　　內(nèi)容簡介：介紹了Verilog HDL語言，狀態(tài)機(jī)設(shè)計，仿真，還有好幾個可綜合設(shè)計的舉例，除了常見的，還有空調(diào)控制器的設(shè)計，飲料自動售賣機(jī)的設(shè)計，AD采樣控...

  標(biāo)簽： Verilog HDL 數(shù)字設(shè)計 教程

  上傳時間： 2015-01-01

  上傳用戶：yare

• Verilog HDL是一種硬件描述語言免費(fèi)下載

  資源簡介：Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模，想學(xué)習(xí)的這個資料對你有用。

  標(biāo)簽： Verilog HDL 硬件描述語言

  上傳時間： 2015-09-02

  上傳用戶：zhaoq123

• Design and Test_Verilog HDL——EDA先鋒工作室《設(shè)計與驗(yàn)證—Verilog HDL》配書源代碼免費(fèi)下載

  資源簡介：Design and Test_Verilog HDL——EDA先鋒工作室《設(shè)計與驗(yàn)證—Verilog HDL》配書源代碼，很多使用的實(shí)例，并有說明，是學(xué)習(xí)Verilog 不可多得的好資料。

  標(biāo)簽： Test_Verilog HDL Verilog Design

  上傳時間： 2016-02-18

  上傳用戶：youlongjian0

• 學(xué)習(xí)Verilog語言必備資料免費(fèi)下載

  資源簡介：學(xué)習(xí)Verilog語言必備資料，包括語法總結(jié) 編寫Verilog HDL 源代碼的標(biāo)準(zhǔn)及設(shè)計流程

  標(biāo)簽： Verilog 語言

  上傳時間： 2017-01-08

  上傳用戶：colinal

• 基于Verilog-HDL語言的時鐘設(shè)計免費(fèi)下載

  資源簡介：基于Verilog-HDL語言的時鐘設(shè)計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！

  標(biāo)簽： Verilog HDL

  上傳時間： 2021-12-20

  上傳用戶：

• 基于Verilog-HDL的交通燈控制器設(shè)計免費(fèi)下載

  資源簡介：基于Verilog-HDL的交通燈控制器設(shè)計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！

  標(biāo)簽： Verilog HDL 交通燈控制器

  上傳時間： 2021-12-20

  上傳用戶：zhanglei193

• 基于Verilog-HDL的DDS設(shè)計免費(fèi)下載

  資源簡介：基于Verilog-HDL的DDS設(shè)計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！

  標(biāo)簽： Verilog-HDL dds HDL

  上傳時間： 2021-12-21

  上傳用戶：

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計免費(fèi)下載

  資源簡介：Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計

  標(biāo)簽： Verilog-HDL 實(shí)踐 應(yīng)用系統(tǒng)

  上傳時間： 2013-08-06

  上傳用戶：eeworm

• 精通Verilog HDL：IC設(shè)計核心技術(shù)實(shí)例詳解免費(fèi)下載

  資源簡介：精通Verilog HDL：IC設(shè)計核心技術(shù)實(shí)例詳解

  標(biāo)簽： Verilog HDL IC設(shè)計 核心技術(shù)

  上傳時間： 2013-07-24

  上傳用戶：eeworm

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計-210頁-18.0M.rar免費(fèi)下載

  資源簡介：專輯類----可編程邏輯器件相關(guān)專輯 Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計-210頁-18.0M.rar

  標(biāo)簽： Verilog-HDL 18.0 210

  上傳時間： 2013-07-23

  上傳用戶：小宇NVO

• Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計-210頁-18.0M.pdf免費(fèi)下載

  資源簡介：專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計-210頁-18.0M.pdf

  標(biāo)簽： Verilog-HDL 18.0 210

  上傳時間： 2013-04-24

  上傳用戶：vodssv

• 基于Verilog HDL語言的FPGA設(shè)計免費(fèi)下載

  資源簡介：采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計,以及在與其它各種數(shù)字邏輯設(shè)計方法的比較下,顯示出使用Verilog

  標(biāo)簽： Verilog FPGA HDL 語言

  上傳時間： 2013-07-06

  上傳用戶：也一樣請求

• Verilog HDL程序設(shè)計教程免費(fèi)下載

  資源簡介：Verilog HDL程序設(shè)計教程,一本實(shí)用的教程，值得一看。

  標(biāo)簽： Verilog HDL 程序設(shè)計 教程

  上傳時間： 2013-05-26

  上傳用戶：cy_ewhat

• Verilog HDL 數(shù)字系統(tǒng)設(shè)計免費(fèi)下載

  資源簡介：夏宇聞教授的數(shù)字系統(tǒng)設(shè)計教程Verilog HDL

  標(biāo)簽： Verilog HDL 數(shù)字系統(tǒng)設(shè)計

  上傳時間： 2013-07-20

  上傳用戶：FFAN

• 基于Verilog HDL設(shè)計的多功能數(shù)字鐘免費(fèi)下載

  資源簡介：本文利用Verilog HDL 語言自頂向下的設(shè)計方法設(shè)計多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Altera QuartusⅡ 4.1 和ModelSim

  標(biāo)簽： Verilog HDL 多功能 數(shù)字

  上傳時間： 2013-07-21

  上傳用戶：ve3344

• 視頻圖像采集Verilog HDL源程序免費(fèi)下載

  資源簡介：：視頻圖像采集Verilog HDL源程序，視頻解碼芯片部分的，可以供參考

  標(biāo)簽： Verilog HDL 視頻圖像 源程序

  上傳時間： 2013-04-24

  上傳用戶：koulian

• 《Verilog HDL 硬件描述語言》免費(fèi)下載

  資源簡介：·詳細(xì)說明：正式出版物《Verilog HDL 硬件描述語言》一書的精美 PDF 電子版。- Official publication Verilog HDL Hardware Description Language a book fine PDF electron version.目????? 錄譯者序前言第1章?? 簡介&n

  標(biāo)簽： nbsp Verilog HDL 硬件描述語言

  上傳時間： 2013-07-02

  上傳用戶：6404552

• Verilog HDL數(shù)字設(shè)計與綜合（第二版）免費(fèi)下載

  資源簡介：·本書從用戶的角度全面闡述了Verilog HDL語言的重要細(xì)節(jié)和基本設(shè)計方法，并詳細(xì)介紹了Verilog 2001版的主要改進(jìn)部分。本書重點(diǎn)關(guān)注如何應(yīng)用Verilog語言進(jìn)行數(shù)字電路和系統(tǒng)的設(shè)計和驗(yàn)證，而不僅僅講解語法。全書從基本概念講起，并逐漸過渡到編程語言接口以及...

  標(biāo)簽： Verilog nbsp HDL 數(shù)字設(shè)計

  上傳時間： 2013-04-24

  上傳用戶：gyq

• Verilog HDL: A Guide to Digital Design and免費(fèi)下載

  資源簡介：·Verilog?HDL:?A?Guide?to?Digital?Design?and??

  標(biāo)簽： nbsp Verilog Digital Design

  上傳時間： 2013-04-24

  上傳用戶：誰偷了我的麥兜

• Verilog HDL Synthesis, A Practical Primer免費(fèi)下載

  資源簡介：·Verilog HDL Synthesis, A Practical Primer

  標(biāo)簽： nbsp Synthesis Practical Verilog

  上傳時間： 2013-04-24

  上傳用戶：muhongqing

• 設(shè)計與驗(yàn)證Verilog HDL免費(fèi)下載

  資源簡介：人民郵電出版社一書的配套光盤,包含書上所有原代碼,特別是狀態(tài)機(jī)部分,值得學(xué)習(xí)

  標(biāo)簽： Verilog HDL

  上傳時間： 2013-05-30

  上傳用戶：鳳臨西北