關(guān)于Verilog中的可綜合語句和不可綜合語句的匯總介紹
資源簡介：關(guān)于verilog中的可綜合語句和不可綜合語句的匯總介紹
上傳時間： 2013-12-09
上傳用戶：青春給了作業(yè)95
資源簡介：關(guān)于verilog中的可綜合語句和不可綜合語句的匯總介紹
上傳時間： 2013-11-27
上傳用戶：squershop
資源簡介：Synthesizable Verilo---syntax and semantics一本很好的關(guān)于verilog可綜合設(shè)計的參考書
上傳時間： 2015-02-16
上傳用戶：葉山豪
資源簡介：44個vhdl實(shí)例 注1： 含有不可綜合語句，請自行修改 注2： 一些PLD只允許I/O口對外三態(tài)，不支持內(nèi)部三態(tài)，使用時要注意 注3: 設(shè)計RAM的最好方法是利用器件廠家提供的軟件自動生成RAM元件，并在VHDL程序中例化
上傳時間： 2013-11-29
上傳用戶：liansi
資源簡介：采用等精度測頻原理的頻率計的程序與仿真,用verilog語言實(shí)現(xiàn),可以仿真綜合得到所想時序!
上傳時間： 2016-03-20
上傳用戶：Altman
資源簡介：注1： 含有不可綜合語句，請自行修改 注2： 一些PLD只允許I/O口對外三態(tài)，不支持內(nèi)部三態(tài)，使用時要注意 注3: 設(shè)計RAM的最好方法是利用器件廠家提供的軟件自動生成RAM元件，并在VHDL程序中例化
上傳時間： 2016-05-03
上傳用戶：dsgkjgkjg
資源簡介：OVL——基于斷言的verilog驗證 verilog數(shù)字系統(tǒng)設(shè)計:RTL綜合、測試平臺與驗證
上傳時間： 2014-01-07
上傳用戶：familiarsmile
資源簡介：單片機(jī)與cpld綜合應(yīng)用，對于單片機(jī)和cpld綜合應(yīng)用有一定借鑒意義
上傳時間： 2013-04-24
上傳用戶：zoushuiqi
資源簡介：數(shù)據(jù)結(jié)構(gòu)與算法綜合資料庫.CHM,學(xué)習(xí)數(shù)據(jù)結(jié)構(gòu)與算法很好的參考資料
上傳時間： 2014-11-17
上傳用戶：趙云興
資源簡介：數(shù)據(jù)結(jié)構(gòu)與算法綜合資料庫，數(shù)據(jù)結(jié)構(gòu)與算法綜合資料庫
上傳時間： 2014-12-01
上傳用戶：清風(fēng)冷雨
資源簡介：DSP算法綜合與優(yōu)化！！PDF文檔，介紹信息。主要是。
上傳時間： 2014-12-02
上傳用戶：fxf126@126.com
資源簡介：數(shù)據(jù)結(jié)構(gòu)與算法綜合資料庫，里面的有很多典型的算法描述。
上傳時間： 2013-12-24
上傳用戶：fnhhs
資源簡介：Dreamweaver與XML綜合應(yīng)用,使你編寫的網(wǎng)站使用在更多的平臺中.
上傳時間： 2014-01-23
上傳用戶：gououo
資源簡介：EDA與電子綜合設(shè)計 EDA與電子綜合設(shè)計 EDA與電子綜合設(shè)計
上傳時間： 2016-02-14
上傳用戶：wab1981
資源簡介：數(shù)據(jù)結(jié)構(gòu)與算法綜合資料庫(CHM) 程序員必備的基礎(chǔ)資料，對數(shù)據(jù)結(jié)構(gòu)與算法很詳細(xì)的講解，里面還有許多示例，大家可以參考，學(xué)習(xí)編程語言都要用到的基礎(chǔ)資料。初級走向高級必修的內(nèi)功心法！
上傳時間： 2013-12-09
上傳用戶：hwl453472107
資源簡介：信號燈的初始化,以及信號燈的操作,包含可回滾與不可回滾的信號燈操作
上傳時間： 2013-12-16
上傳用戶：曹云鵬
資源簡介：數(shù)據(jù)結(jié)構(gòu) 與算法綜合資料庫.CHM 這是一個幫助文件。
上傳時間： 2016-04-29
上傳用戶：xinyuzhiqiwuwu
資源簡介：是一本講序_數(shù)據(jù)結(jié)構(gòu)與算法綜合。里面講了很多經(jīng)典的算法。值得一看。
上傳時間： 2014-01-21
上傳用戶：lijianyu172
資源簡介：數(shù)據(jù)結(jié)構(gòu)與算法綜合資料庫,是一本很好的學(xué)習(xí)計算機(jī)的基礎(chǔ)教程
上傳時間： 2017-04-19
上傳用戶：woshini123456
資源簡介：數(shù)據(jù)結(jié)構(gòu)與算法綜合資料庫，已編譯的 HTML 幫助文件
上傳時間： 2017-05-08
上傳用戶：chfanjiang
資源簡介：數(shù)據(jù)結(jié)構(gòu)與算法綜合資料庫.CHM 包含經(jīng)典的數(shù)據(jù)結(jié)構(gòu)、常用算法、以及c++學(xué)習(xí)資料等，全是經(jīng)典的東西。。。
上傳時間： 2017-06-07
上傳用戶：xyipie
資源簡介：C/C++數(shù)據(jù)結(jié)構(gòu)資料庫 數(shù)據(jù)結(jié)構(gòu)與算法（數(shù)據(jù)結(jié)構(gòu)與算法綜合資料庫 和 算法與數(shù)據(jù)結(jié)構(gòu)c與c++描述）
上傳時間： 2014-01-15
上傳用戶：bakdesec
資源簡介：SDRAM控制器的VHDL代碼在FGPA中的綜合與實(shí)現(xiàn)
上傳時間： 2013-12-01
上傳用戶：shinesyh
資源簡介：行為級綜合與版圖設(shè)計 ?設(shè)計目的 ?軟件構(gòu)成 ?設(shè)計流程(Timing Driven) ?初始化設(shè)計環(huán)境 ?常用命令 ?基本概念 ?設(shè)計中的注意事項 ?輸入/輸出文件及文件的管理 ?實(shí)例
上傳時間： 2016-08-29
上傳用戶：macarco
資源簡介：DSP算法綜合與優(yōu)化(英文書)11111111111111111111111111111111
上傳時間： 2017-07-25
上傳用戶：dsp11
資源簡介：專輯類----可編程邏輯器件相關(guān)專輯 verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計-210頁-18.0M.rar
上傳時間： 2013-07-23
上傳用戶：小宇NVO
資源簡介：專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計-210頁-18.0M.pdf
上傳時間： 2013-04-24
上傳用戶：vodssv
資源簡介：可編程邏輯器件相關(guān)專輯 96冊 1.77Gverilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計 210頁 18.0M.pdf
上傳時間： 2014-05-05
上傳用戶：時代將軍
資源簡介：verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計
上傳時間： 2013-08-06
上傳用戶：eeworm
資源簡介：微軟亞洲研究院論文：可擴(kuò)展和不可擴(kuò)展的MPEG-4視頻流化性能比較
上傳時間： 2015-01-15
上傳用戶：guanliya
