介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結(jié)構(gòu)實現(xiàn)，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器的設(shè)計與實現(xiàn)。測試表明，該譯碼器性能優(yōu)良，適用于高速通信。
資源簡介：介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結(jié)構(gòu)實現(xiàn)，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器...
上傳時間： 2013-10-17
上傳用戶：cc1915
資源簡介：介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結(jié)構(gòu)實現(xiàn)，減小了譯碼器的時延，提高了譯碼的速率，使用了VHDL語言完成譯碼器...
上傳時間： 2013-12-13
上傳用戶：yzhl1988
資源簡介：糾錯碼技術(shù)是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯碼，在線性分組碼中，它具有最強(qiáng)的糾錯能力，既能糾正隨機(jī)錯誤，也能糾正突發(fā)錯誤，在深空通信、移動通信、磁盤陣列、光存儲及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛...
上傳時間： 2013-07-20
上傳用戶：xinshou123456
資源簡介：基于FPGA自適應(yīng)高速RS編譯碼器的IP核設(shè)計
上傳時間： 2016-05-10
上傳用戶：asdkin
資源簡介：基于FPGA的RS編譯碼器實現(xiàn) 我是新手 剛學(xué)的寫的很簡單的代碼
上傳時間： 2014-12-03
上傳用戶：003030
資源簡介：基于FPGA的Turbo碼交織器的設(shè)計與實現(xiàn) 比較實用
上傳時間： 2013-12-16
上傳用戶：1109003457
資源簡介：LDPC碼以其接近Shannon極限的優(yōu)異性能在編碼界引起了轟動，成為研究的熱點。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，LDPC碼已經(jīng)被多個通信系統(tǒng)定為信道編碼方案，并被應(yīng)用到第二代數(shù)字視頻廣播衛(wèi)星(DVB—S2)通信系統(tǒng)中。由于LDPC碼譯碼過程中所涉及的數(shù)據(jù)量龐...
上傳時間： 2013-04-24
上傳用戶：1234567890qqq
資源簡介：該程序是RS編譯碼器的MATLAB仿真程序，里面有對程序的詳細(xì)說明和解釋。包括編碼算法和譯法算法的原理，流程以及代碼實現(xiàn)。對掌握RS碼有非常好的學(xué)習(xí)價值。
上傳時間： 2013-12-31
上傳用戶：爺?shù)臍赓|(zhì)
資源簡介：關(guān)于RS碼編碼器的相關(guān)程序，利用硬件語言實現(xiàn)
上傳時間： 2014-01-03
上傳用戶：gengxiaochao
資源簡介：RS編譯碼器的DSP實現(xiàn)，首先用MATLAB仿真，最后在DSP上實現(xiàn)
上傳時間： 2017-02-10
上傳用戶：D&L37
資源簡介：基于VHDL語言的循環(huán)碼編碼器的程序，以一個（15，6）循環(huán)碼為例
上傳時間： 2014-01-12
上傳用戶：xwd2010
資源簡介：基于vhdl的hdb3編譯碼器的設(shè)計與實現(xiàn)
上傳時間： 2014-01-13
上傳用戶：2525775
資源簡介：RS碼譯碼器C語言工程，為[255,191]碼率的譯碼結(jié)構(gòu)，具有通用性
上傳時間： 2014-06-19
上傳用戶：hj_18
資源簡介：這是老師給的3—8譯碼器的源程序，自己剛才調(diào)試過了，真的成功了，哈哈……，有需要就看看吧
上傳時間： 2014-07-26
上傳用戶：星仔
資源簡介：Reed-Solomon碼(簡稱RS碼)是一種具有很強(qiáng)糾正突發(fā)和隨機(jī)錯誤能力的信道編碼方式，在深空通信、移動通信、磁盤陣列以及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 本文簡要介紹了有限域基本運算的算法和常用的RS編碼算法，分析了改進(jìn)后的Euclid算法和改進(jìn)后的...
上傳時間： 2013-06-11
上傳用戶：奇奇奔奔
資源簡介：針對固定碼長Turbo碼適應(yīng)性差的缺點，以LTE為應(yīng)用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現(xiàn)方案。該設(shè)計可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長，平衡譯碼性能和系統(tǒng)時延。方案采用“自頂向下”的設(shè)計思想和“自底而上”的實現(xiàn)方法，對 Tu...
上傳時間： 2013-10-28
上傳用戶：d815185728
資源簡介：本文提出了一種高速Viterbi譯碼器的FPGA實現(xiàn)方案。這種Viterbi譯碼器的設(shè)計方案既可以制成高性能的單片差錯控制器，也可以集成到大規(guī)模ASIC通信芯片中，作為全數(shù)字接收的一部分。 本文所設(shè)計的Viterbi譯碼器采用了基四算法，與基二算法相比，其譯碼速率在理論...
上傳時間： 2013-04-24
上傳用戶：181992417
資源簡介：針對固定碼長Turbo碼適應(yīng)性差的缺點，以LTE為應(yīng)用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現(xiàn)方案。該設(shè)計可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長，平衡譯碼性能和系統(tǒng)時延。方案采用“自頂向下”的設(shè)計思想和“自底而上”的實現(xiàn)方法，對 Tu...
上傳時間： 2013-10-08
上傳用戶：回電話#
資源簡介：在通信系統(tǒng)中，人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯浚诺兰m錯編碼技術(shù)一直是人們研究的重點。1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經(jīng)過十幾年的研究和發(fā)展，目前，Turb...
上傳時間： 2013-07-09
上傳用戶：caixiaoxu26
資源簡介：研制發(fā)射微小衛(wèi)星，是我國利用空間技術(shù)服務(wù)經(jīng)濟(jì)建設(shè)、造福人類的重要途徑。現(xiàn)代微小衛(wèi)星在短短20年里能取得長足的發(fā)展，主要取決于微小衛(wèi)星自身的一系列特點：重量輕，體積小，成本低，性能高，安全可靠，發(fā)射方便、快捷靈活等。在衛(wèi)星通信系統(tǒng)中，由于傳輸信...
上傳時間： 2013-08-01
上傳用戶：lili123
資源簡介：基于PLD的RS碼編譯碼器設(shè)計，用VHDL語言編寫，編譯通過，測試結(jié)果正確。
上傳時間： 2016-01-17
上傳用戶：13188549192
資源簡介： 本課題首先研究了常規(guī)的RS譯碼器的算法，確定在關(guān)鍵方程的計算中采用一種新改進(jìn)的BM算法，然后提出了基于復(fù)數(shù)基的有限域快速并行乘法器和利用冪指數(shù)相減進(jìn)行除法計算的有限域除法器，通過這些優(yōu)化方法提高了RS譯碼器的速度，減少了譯碼延時和硬件資源使用...
上傳時間： 2013-06-29
上傳用戶：gokk
資源簡介：可靠通信要求消息從信源到信宿盡量無誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯能力，如使用差錯控制編碼。自仙農(nóng)定理提出以來，先后有許多糾錯編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯性能成為通信界...
上傳時間： 2013-04-24
上傳用戶：ziyu_job1234
資源簡介：在數(shù)字通信中，采用差錯控制技術(shù)(糾錯碼)是提高信號傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼...
上傳時間： 2013-04-24
上傳用戶：tedo811
資源簡介： 本文對于全并行Viterbi譯碼器的設(shè)計及其FPGA實現(xiàn)方案進(jìn)行了研究，并最終將用FPGA實現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中。 首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對卷積碼的糾錯性能進(jìn)行了理論分析。接著介紹了Viterbi譯碼器各個模塊實現(xiàn)的...
上傳時間： 2013-07-30
上傳用戶：13913148949
資源簡介：數(shù)字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達(dá)到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼...
上傳時間： 2013-06-24
上傳用戶：lingduhanya
資源簡介：本文以某型號接收機(jī)的應(yīng)用為背景，主要論述了如何實現(xiàn)基于FPGA的參數(shù)化的Viterbi譯碼器的知識產(chǎn)權(quán)(IP)核。文中詳細(xì)論述了譯碼器的內(nèi)部結(jié)構(gòu)、VerilogHDL(硬件描述語言)實現(xiàn)、仿真測試等。這些可變的參數(shù)包括：碼型、ACS(加比選)單元的數(shù)目、軟判決比特數(shù)、回溯...
上傳時間： 2013-04-24
上傳用戶：waizhang
資源簡介：在數(shù)字通信中，采用差錯控制技術(shù)(糾錯碼)是提高信號傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼...
上傳時間： 2013-04-24
上傳用戶：zhenyushaw
資源簡介：三篇關(guān)于Viterbi FPGA編譯碼器的優(yōu)化設(shè)計文檔： 1、Viterbi譯碼器的FPGA設(shè)計實現(xiàn)與優(yōu)化.pdf 2、Viterbi譯碼器的低功耗設(shè)計.pdf 3、基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn).pdf
上傳時間： 2013-11-27
上傳用戶：邶刖
資源簡介：基于VHDL語言的HDB3碼編譯碼器的設(shè)計 HDB3 碼的全稱是三階高密度雙極性碼，它是數(shù)字基帶傳輸中的一種重要碼型，具有頻譜中無直流分量、能量集中、提取位同步信息方便等優(yōu)點。HDB3 碼是在AMI碼(極性交替轉(zhuǎn)換碼)的基礎(chǔ)上發(fā)展起來的，解決了AMI碼在連0碼過多時...
上傳時間： 2015-12-21
上傳用戶：jeffery
