PLL(鎖相環(huán))電路原理及設(shè)計

在通信機(jī)等所使用的振蕩電路，其所要求的頻率范圍要廣，且頻率的穩(wěn)定度要高。無論多好的LC振蕩電路，其頻率的穩(wěn)定度，都無法與晶體振蕩電路比較。但是，晶體振蕩器除了可以使用數(shù)字電路分頻以外，其頻率幾乎無法改變。如果采用PLL(鎖相環(huán))(相位鎖栓回路，PhaseLockedLoop)技術(shù)，除了可以得到較廣的振蕩頻率范圍以外，其頻率的穩(wěn)定度也很高。此一技術(shù)常使用于收音機(jī)，電視機(jī)的調(diào)諧電路上，以及CD唱盤上的電路。

一 PLL(鎖相環(huán))電路的基本構(gòu)成

PLL(鎖相環(huán))電路的概要

圖1所示的為PLL(鎖相環(huán))電路的基本方塊圖。此所使用的基準(zhǔn)信號為穩(wěn)定度很高的晶體振蕩電路信號。

此一電路的中心為相位此較器。相位比較器可以將基準(zhǔn)信號與VCO (Voltage Controlled Oscillator……電壓控制振蕩器)的相位比較。如果此兩個信號之間有相位差存在時，便會產(chǎn)生相位誤差信號輸出。

(將VCO的振蕩頻率與基準(zhǔn)頻率比較，利用反饋電路的控制，使兩者的頻率為一致。)

利用此一誤差信號，可以控制VCO的振蕩頻率，使VCO的相位與基準(zhǔn)信號的相位(也即是頻率)成為一致。