?? example_en_8bit_a.vh
字號:
module example_en_8bit_a (
clear_in,
clk_in,
enable_in,
count_out
);
input clear_in ;
input clk_in ;
input enable_in ;
output [7:0] count_out /* synthesis syn_tristate = 1 */;
?? 快捷鍵說明
復制代碼
Ctrl + C
搜索代碼
Ctrl + F
全屏模式
F11
切換主題
Ctrl + Shift + D
顯示快捷鍵
?
增大字號
Ctrl + =
減小字號
Ctrl + -