信號(hào)完整性是高速數(shù)字系統(tǒng)中要解決的一個(gè)首要問題之一,如何在高速PCB 設(shè)計(jì)過程中充分考慮信號(hào)完整性因素,并采取有效的控制措施,已經(jīng)成為當(dāng)今系統(tǒng)設(shè)計(jì)能否成功的關(guān)鍵。在這方面,差分線對(duì)具有很多優(yōu)勢,比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩(wěn)定的可靠性等。目前,差分線對(duì)在高速數(shù)字電路設(shè)計(jì)中的應(yīng)用越來越廣泛,電路中最關(guān)鍵的信號(hào)往往都要采用差分線對(duì)設(shè)計(jì)。介紹了差分線對(duì)在PCB 設(shè)計(jì)中的一些要點(diǎn),并給出具體設(shè)計(jì)方案。
標(biāo)簽:
PCB
差分線
上傳時(shí)間:
2014-12-24
上傳用戶:540750247