VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫， 意思是超高速集成電路硬件描述語(yǔ)言。對(duì)于復(fù)雜的數(shù)字系統(tǒng)的設(shè)計(jì)，它有獨(dú)特的作用。它的硬件描述能力強(qiáng)，能輕易的描述出硬件的結(jié)構(gòu)和功能。這種語(yǔ)言的應(yīng)用至少意味著兩種重大的改變：電路的設(shè)計(jì)竟然可以通過(guò)文字描述的方式完成；電子電路可以當(dāng)作文件一樣來(lái)存儲(chǔ)。隨著現(xiàn)代技術(shù)的發(fā)展，這種語(yǔ)言的效益與作用日益明顯，每年均能夠以超過(guò)30％的速度快速成長(zhǎng)。 這次畢業(yè)設(shè)計(jì)的內(nèi)容是在簡(jiǎn)要介紹了VHDL語(yǔ)言的一些基本語(yǔ)法和概念后，進(jìn)一步應(yīng)用VHDL，在MAX+plusII 的環(huán)境下設(shè)計(jì)一個(gè)電子鐘，最后通過(guò)仿真出時(shí)序圖實(shí)現(xiàn)預(yù)定功能。電子鐘的時(shí)間顯示用到了七段數(shù)碼管(或稱七段顯示器)的電路設(shè)計(jì)，內(nèi)部的時(shí)間控制輸出則用到了各種設(shè)計(jì)，包括：加法計(jì)數(shù)器，掃描電路，控制秒、分、時(shí)的分頻電路，各種數(shù)制的轉(zhuǎn)換。
標(biāo)簽： Description Integrated Hardware Language
上傳時(shí)間： 2016-03-08
上傳用戶：hwl453472107
接收解碼用VHDL語(yǔ)言編寫程序，在EDA實(shí)驗(yàn)板上實(shí)現(xiàn)解碼，要求具有以下功能： （a）將一體化紅外接收解調(diào)器的輸出信號(hào)解碼（12個(gè)單擊鍵、6個(gè)連續(xù)鍵，單擊鍵編號(hào)為7－18，連續(xù)鍵編碼為1－6），在EDA實(shí)驗(yàn)板上用七段數(shù)碼管顯示出來(lái)； （b）當(dāng)按下遙控器1—6號(hào)連續(xù)鍵時(shí)，在EDA實(shí)驗(yàn)板上用發(fā)光二極管點(diǎn)亮作為連續(xù)鍵按下的指示，要求遙控器上連續(xù)鍵接下時(shí)指示燈點(diǎn)亮，直到松開按鍵時(shí)才熄滅，用于區(qū)別單擊鍵。 （c）EDA實(shí)驗(yàn)板上設(shè)置四個(gè)按鍵，其功能等同于遙控器上的1—4號(hào)按鍵，當(dāng)按下此四個(gè)按鍵時(shí)七段數(shù)碼管分別對(duì)應(yīng)顯示“1”、“2”、“3”、“4”。 （d）每當(dāng)接收到有效按鍵時(shí)，蜂鳴器會(huì)發(fā)出提示音。
標(biāo)簽： VHDL 接收 解碼 編寫
上傳時(shí)間： 2016-07-05
上傳用戶：libinxny
1．首先用萬(wàn)用表判斷所用數(shù)碼管是共陰極還是共陽(yáng)極數(shù)碼管，并測(cè)出各引腳功能，畫出引腳分布圖。 2．實(shí)驗(yàn)采用4位一體的數(shù)碼管，用P1口通過(guò)驅(qū)動(dòng)芯片控制段碼輸出信號(hào)線，P0口通過(guò)驅(qū)動(dòng)芯片控制位選線，自主選擇驅(qū)動(dòng)芯片，設(shè)計(jì)實(shí)現(xiàn)電路，并實(shí)現(xiàn)以下功能： (1)當(dāng)開關(guān)K0接低電平時(shí)，第一位依次顯示0～Ｆ，然后第二位、第三位、第四位，再循環(huán)回第一位。 (2)當(dāng)開關(guān)K0接高電平時(shí),四位動(dòng)態(tài)顯示“HELP”。
標(biāo)簽： LED 數(shù)碼管 控制實(shí)驗(yàn)
上傳時(shí)間： 2018-09-11
上傳用戶：llzk
利用 AT89S51 單片機(jī)的 P0 端口的 P0.0 － P0.7 連接到一個(gè)共陰數(shù)碼管的 a － h 的筆段上，數(shù)碼管的公共端接地。在數(shù)碼管上循環(huán)顯示 0 － 9 數(shù)字，時(shí)間間隔 0.2 秒。
標(biāo)簽： 0.0 0.7 89S S51
上傳時(shí)間： 2015-04-17
上傳用戶：erkuizhang
程序詳細(xì)功能介紹： * 利用AT89S51單片機(jī)的P0端口的P0.0－P0.7連接到一個(gè)共陽(yáng)數(shù)碼管的a－h(huán)的筆段上， * 數(shù)碼管的公共端通過(guò)三極管8550選通。在數(shù)碼管上循環(huán)顯示0－9數(shù)字，顯示時(shí)間的間隔可通過(guò)修改延時(shí)程序。
上傳時(shí)間： 2013-12-27
上傳用戶：稀世之寶039
7段數(shù)碼顯示譯碼器設(shè)計(jì)7段數(shù)碼是純組合電路，通常的小規(guī)模專用IC，如74或4000系列的器件只能作十進(jìn)制BCD碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運(yùn)算都是二進(jìn)制的，所以輸出表達(dá)都是十六進(jìn)制的，為了滿足十六進(jìn)制數(shù)的譯碼顯示，最方便的方法就是利用譯碼程序在FPGA/CPLD中來(lái)實(shí)現(xiàn)。例子作為七段譯碼器，輸出信號(hào)LED7S的7位分別接數(shù)碼管的7個(gè)段，高位在左，低位在右。例如當(dāng)LED7S輸出為“1101101”時(shí)，數(shù)碼管的7個(gè)段g、f、e、d、c、b、a分別接1、1、0、1、1、0、1；接有高電平的段發(fā)亮，于是數(shù)碼管顯示“5”。
標(biāo)簽： 數(shù)碼顯示 數(shù)碼 譯碼器 組合電路
上傳時(shí)間： 2014-01-26
上傳用戶：1427796291
數(shù)碼管LED顯示 PORT6輸出動(dòng)作的控制，而且外部接有一推動(dòng)8個(gè)七段顯示器的電路。編寫一程序在8個(gè)七段顯示器上輪流顯示1,2,3,4,5,6,7,8。
標(biāo)簽： PORT6 LED 數(shù)碼管 動(dòng)作
上傳時(shí)間： 2013-12-10
上傳用戶：515414293
I/O并行口直接驅(qū)動(dòng)LED顯示 利用AT89S51單片機(jī)的P0端口的P0.0－P0.7連接到一個(gè)共陰數(shù)碼管的a－h(huán)的筆段上，數(shù)碼管的公共端接地。在數(shù)碼管上循環(huán)顯示0－9數(shù)字，時(shí)間間隔0.2秒。
標(biāo)簽： LED 0.0 0.7 89S
上傳時(shí)間： 2017-05-17
上傳用戶：84425894
利用AT89S51單片機(jī)的P0端口的P0.0－P0.7連接到一個(gè)共陰數(shù)碼管的a－h(huán)的筆段上，數(shù)碼管的公共端接地。在數(shù)碼管上循環(huán)顯示0－9數(shù)字，時(shí)間間隔0.2秒。
上傳時(shí)間： 2013-12-22
上傳用戶：一諾88
數(shù)碼管顯示輸出，七段數(shù)碼管，并行數(shù)據(jù)輸出，鍵盤輸入信號(hào)
標(biāo)簽： 數(shù)碼管 顯示輸出
上傳時(shí)間： 2014-01-20
上傳用戶：czl10052678
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
