国产午夜亚洲精品羞羞网站,日韩欧美中文字幕电影,国产精品久久久久久久久久ktv

三相電能表

數(shù)字電壓表設(shè)計(jì)

　　數(shù)字電壓表是大學(xué)物理教學(xué)和實(shí)驗(yàn)中的重要儀表，其數(shù)字化是指將連續(xù)的模擬電壓量轉(zhuǎn)換成不連續(xù)、離散的數(shù)字量并加以顯示。傳統(tǒng)的實(shí)驗(yàn)用模擬電壓表功能單一、精度低、體積大，且存在讀數(shù)時(shí)的視差，長(zhǎng)時(shí)間連續(xù)使用易引起視覺(jué)疲勞，使用中存在諸多不便。而目前數(shù)字萬(wàn)用表的內(nèi)部核心多是模/數(shù)轉(zhuǎn)換器，其精度很大程度上限制了整個(gè)表的準(zhǔn)確度，可靠性較差。

標(biāo)簽： 數(shù)字電壓表設(shè)計(jì)

上傳時(shí)間： 2013-10-16

上傳用戶(hù)：牛津鞋
三相電壓源型PWM整流器的DSP控制

描述了三相電壓源型PWM整流器的工作原理，基于整流器網(wǎng)側(cè)電流矢量推導(dǎo)出同步旋轉(zhuǎn)坐標(biāo)系下系統(tǒng)的數(shù)學(xué)模型，給出了一種電流前饋解耦控制算法。同時(shí)詳細(xì)介紹了基于電流前饋解耦的PWM整流器雙環(huán)控制系統(tǒng)設(shè)計(jì)方法。并且應(yīng)用TMS320LF2407A建立了PWM整流器的DSP數(shù)字化實(shí)驗(yàn)系統(tǒng)。實(shí)驗(yàn)結(jié)果表明，該整流器能獲得單位功率因數(shù)的正弦輸入電流、穩(wěn)定的直流輸出電壓和快速的動(dòng)態(tài)響應(yīng)。

標(biāo)簽： PWM DSP 三相電壓源

上傳時(shí)間： 2013-10-11

上傳用戶(hù)：asdfasdfd
智能數(shù)字交流毫伏表的設(shè)計(jì)與實(shí)現(xiàn)AD637

摘要：本文介紹了一種基于單片機(jī)和測(cè)量電壓真有效值方案設(shè)計(jì)的智能數(shù)字交流毫伏表。它能精確測(cè)量任意波形的低頻模擬周期信號(hào)并同時(shí)顯示其有效值和分貝值。具有智能量程轉(zhuǎn)換功能。關(guān)鍵詞：?jiǎn)纹瑱C(jī) 數(shù)字毫伏表真有效值智能量程轉(zhuǎn)換

標(biāo)簽： 637 AD 智能數(shù)字交流

上傳時(shí)間： 2013-11-09

上傳用戶(hù)：gaoqinwu
常用三星單片機(jī)燒寫(xiě)電壓設(shè)置參考表

常用三星單片機(jī)燒寫(xiě)電壓設(shè)置參考表燒寫(xiě)電壓說(shuō)明:Vdd 電壓指燒寫(xiě)時(shí)加載到芯片Vdd 端子的邏輯電壓,Vpp 電壓指燒寫(xiě)時(shí)加載到芯片Vpp(Test)端子的編程電壓, Vpp=12V 是編程器的默認(rèn)燒寫(xiě)電壓,無(wú)須特別設(shè)置. 由于編程器的默認(rèn)輸出Vpp 電壓均為12V,因此在燒寫(xiě)Vpp=3.3V/5.0V 的芯片時(shí),需要對(duì)燒寫(xiě)轉(zhuǎn)換適配器作以下改動(dòng):將燒寫(xiě)器燒寫(xiě)座引出的Vpp 端子完全空置不用, 并在適配器上將Vdd端子直接連接Vpp 端即可.當(dāng)用戶(hù)采用在PCB板上燒寫(xiě)方式時(shí),建議最好能在PCB芯片端的Vpp腳并接一個(gè)104 的電容入地,可有效保護(hù)在燒寫(xiě)電壓加載時(shí)板子電路共同作用產(chǎn)生的瞬間過(guò)壓脈沖不會(huì)輸入到Vpp 腳而造成Vpp 擊穿.S3F84K4 燒寫(xiě)特別說(shuō)明,由于三星半導(dǎo)體DATA SHEET 要求在對(duì)該芯片進(jìn)行燒寫(xiě)時(shí),須在Vpp 腳加接一個(gè)101 的電容到地,因此在使用我站各款燒寫(xiě)器燒寫(xiě)84K4 時(shí),須將燒寫(xiě)器主板上的Vpp 端原來(lái)并接的10uf/50V-電解電容和104 電容去掉,另行并接一個(gè)101 電容入地即可.不過(guò),據(jù)本人特別測(cè)試結(jié)果,其實(shí)不做以上處理對(duì)燒寫(xiě)過(guò)程沒(méi)有任何影響, 估計(jì)可能是三星半導(dǎo)體對(duì)芯片有做過(guò)改版,老版本的84K4 才會(huì)有以上特別要求,新版本是沒(méi)有這個(gè)要求的.

標(biāo)簽： 三星單片機(jī) 燒寫(xiě) 電壓設(shè)置

上傳時(shí)間： 2013-10-10

上傳用戶(hù)：wcl168881111111
單片機(jī)系統(tǒng)中的率表算法

單片機(jī)系統(tǒng)中的率表算法:近年來(lái)，國(guó)內(nèi)許多單位用MOTOROLA 68HC05C8A,68HC05C9A,68HC05L5,68HC05L16等單片機(jī)開(kāi)發(fā)復(fù)費(fèi)率表電表。電力部門(mén)也在為開(kāi)發(fā)中的復(fù)費(fèi)率電表制定一些規(guī)范。復(fù)費(fèi)率電表中有一項(xiàng)功能要求，能給出所謂最大需置。

標(biāo)簽： 單片機(jī)系統(tǒng) 算法

上傳時(shí)間： 2013-11-06

上傳用戶(hù)：jackgao
基于A(yíng)DuC812單片機(jī)的暖表計(jì)量系統(tǒng)

基于A(yíng)DuC812單片機(jī)的暖表計(jì)量系統(tǒng):針對(duì)傳統(tǒng)供熱系統(tǒng)對(duì)熱量的浪費(fèi)以及不能實(shí)現(xiàn)分戶(hù)控制,設(shè)計(jì)了基于單片機(jī)的能實(shí)現(xiàn)分戶(hù)計(jì)量、分室控溫,按戶(hù)收費(fèi)的暖表計(jì)量系統(tǒng). 介紹了系統(tǒng)功能、結(jié)構(gòu)組成、工作原理,設(shè)計(jì)了控制電路以及控制程序,并將該系統(tǒng)應(yīng)用在實(shí)際中,其供熱及計(jì)量方式比傳統(tǒng)的能節(jié)能約10%.關(guān)鍵詞: 暖表計(jì)量系統(tǒng);節(jié)能;單片機(jī)

標(biāo)簽： ADuC 812 單片機(jī) 暖表

上傳時(shí)間： 2014-01-06

上傳用戶(hù)：smallfish
SPMC75F2413A在三相交流感應(yīng)電機(jī)的開(kāi)環(huán)V/F控制的

SPMC75F2413A在三相交流感應(yīng)電機(jī)的開(kāi)環(huán)V/F控制的應(yīng)用:系統(tǒng)輸入電源電壓為AC110V/AC220V，經(jīng)全波整流后供系統(tǒng)使用。系統(tǒng)使用Sunplus公司的SPMC75F2413A產(chǎn)生AC三相異步電機(jī)的VVVF控制所需的SPWM信號(hào),并完成系統(tǒng)控制。使用三菱公司的智能功率模塊PS21865實(shí)現(xiàn)電機(jī)的功率驅(qū)動(dòng)。在A(yíng)C220V輸入時(shí)，系統(tǒng)最大能驅(qū)動(dòng)1.5KW的負(fù)載。系統(tǒng)的變頻區(qū)間為2Hz~200Hz。

標(biāo)簽： 2413A F2413 SPMC 2413

上傳時(shí)間： 2013-11-06

上傳用戶(hù)：924484786
用AT89C2051單片機(jī)制作的數(shù)字電容表

用AT89C2051單片機(jī)制作的數(shù)字電容表：AT89C2051作為AT89C51的簡(jiǎn)化版雖然去掉了P0、P2等端口，使I/O口減少了，但是卻增加了一個(gè)電壓比較器，因此其功能在某些方面反而有所增強(qiáng)，如能用來(lái)處理模擬量、進(jìn)行簡(jiǎn)單的模數(shù)轉(zhuǎn)換等。本文利用這一功能設(shè)計(jì)了一個(gè)數(shù)字電容表，可測(cè)量容量小于2微法的電容器的容量，采用3位半數(shù)字顯示，最大顯示值為1999，讀數(shù)單位統(tǒng)一采用毫微法（nf），量程分四檔，讀數(shù)分別乘以相應(yīng)的倍率。

標(biāo)簽： C2051 2051 89C AT

上傳時(shí)間： 2013-11-19

上傳用戶(hù)：wuyuying
基于FPGA的數(shù)字三相鎖相環(huán)的優(yōu)化設(shè)計(jì)

數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算，并用Verilog HDL硬件描述語(yǔ)言對(duì)優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明，優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源，并能快速、準(zhǔn)確地鎖定相位，具有良好的性能。

標(biāo)簽： FPGA 數(shù)字三相優(yōu)化設(shè)計(jì)

上傳時(shí)間： 2013-11-15

上傳用戶(hù)：yjj631
基于FPGA的數(shù)字三相鎖相環(huán)的優(yōu)化設(shè)計(jì)

數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算，并用Verilog HDL硬件描述語(yǔ)言對(duì)優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明，優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源，并能快速、準(zhǔn)確地鎖定相位，具有良好的性能。

標(biāo)簽： FPGA 數(shù)字三相優(yōu)化設(shè)計(jì)

上傳時(shí)間： 2013-10-22

上傳用戶(hù)：emhx1990