同步是移動通信領(lǐng)域中的關(guān)鍵技術(shù)，是保障通信初始和進(jìn)行的必要過程，對系統(tǒng)的性能影響重大。縱觀移動通信系統(tǒng)的發(fā)展史，同步技術(shù)自始至終都是人們研究的熱點(diǎn)。 @@ WCDMA作為第三代移動通信無線接口標(biāo)準(zhǔn)之一，已經(jīng)在全世界范圍內(nèi)得到了商用。小區(qū)搜索是WCDMA的重要物理層過程，是實現(xiàn)下行移動臺和基站間同步的重要手段。 @@ 作為ASIC領(lǐng)域的一種半定制電路，現(xiàn)場可編程門陣列（FPGA）既解決了全定制電路不能修改的不足，又解決了原有可編程器件容量有限的問題。FPGA以其強(qiáng)大的現(xiàn)場可編程能力和開發(fā)速度優(yōu)勢，逐漸成為ASIC電路中設(shè)計周期最短、開發(fā)費(fèi)用最低、風(fēng)險最小的器件之一。 @@ 因此，研究WCDMA同步算法及其在FPGA中的實現(xiàn)與驗證是具有理論和現(xiàn)實意義的。本文首先介紹了WCDMA物理層基礎(chǔ)，接著詳細(xì)討論了WCDMA主同步、輔同步和導(dǎo)頻同步的原理，介紹了前兩步同步的改進(jìn)型算法和證明，并和傳統(tǒng)相關(guān)算法在資源和實現(xiàn)復(fù)雜度方面進(jìn)行了比較，給出了下行同步的浮點(diǎn)仿真結(jié)果和分析。之后，深入討論了下行同步的FPGA （V4-SX-35）實現(xiàn)方案、運(yùn)算流程和模塊間的接口設(shè)計。最后，介紹了下行同步的FPGA驗證方法。 @@ 本文較為深入的討論了WCDMA下行同步的算法和FPGA實現(xiàn)方案，給出了理論分析和仿真、實驗結(jié)果。并在低復(fù)雜度和資源開銷條件下，完成了FPGA的硬件設(shè)計和片上測試，達(dá)到了系統(tǒng)的性能指標(biāo)。 @@關(guān)鍵詞：WCDMA；同步；小區(qū)搜索；FPGA
上傳時間： 2013-04-24
上傳用戶：wsm555
人臉自動識別技術(shù)是模式識別、圖像處理等學(xué)科的一個最熱門研究課題之一。隨著社會的發(fā)展,各方面對快速有效的自動身份驗證的要求日益迫切，而人臉識別技術(shù)作為各種生物識別技術(shù)中最重要的方法之一，已經(jīng)越來越多的受到重視。對于具有實時，快捷，低誤識率的高性能算法以及對算法硬件加速的研究也逐漸展開。 本文詳細(xì)分析了智能人臉識別算法原理，發(fā)展概況和前景，包括人臉檢測算法，人眼定位算法，預(yù)處理算法，PCA和ICA 算法，詳細(xì)分析了項目情況，系統(tǒng)劃分，軟硬件平臺的資源和使用。并在ISE軟件平臺上，用硬件描述語言(verilog HDL)對算法部分嚴(yán)格按照FPGA代碼風(fēng)格進(jìn)行了RTL 硬件建模，并對C++算法進(jìn)行了優(yōu)化處理，通過仿真與軟件算法結(jié)果進(jìn)行比對，評估誤差，最后在VirtexII Pro FPGA 上進(jìn)行了綜合實現(xiàn)。 主要研究內(nèi)容如下： 首先，對硬件平臺xilinx的VirtexII Pro FPGA 上的系統(tǒng)資源進(jìn)行了描述和研究，對存儲器sdram,RS-232 串口，JTAG 進(jìn)行了研究和調(diào)試，對Coreconnect的OPB總線仲裁機(jī)理進(jìn)行了兩種算法的比較，RTL 設(shè)計，仿真和綜合。利用ISE和VC++軟件平臺，對verilog和C++算法進(jìn)行同步比較測試，使每步算法對應(yīng)正確的結(jié)果。對軟硬件平臺的合理使用使得在項目中能盡可能多的充分利用硬件資源，制板時正確選型，以及加快設(shè)計和調(diào)試進(jìn)度。其次，對人臉識別算法流程中的人臉檢測，人眼定位，預(yù)處理，識別算法分別進(jìn)行了比較研究，選取其中各自性能最好的一種算法對其原理進(jìn)行了分析討論。人臉檢測采用adaboost 算法，因其速度和精度的綜合性能表現(xiàn)優(yōu)異。人眼定位采用小塊合并算法，因為它具有快速，準(zhǔn)確，弱時實的特點(diǎn)。預(yù)處理算法采用直方圖均衡加平滑的算法，簡單，高效。 識別算法采用PCA 加ICA 算法，它能最大的弱化姿態(tài)和光照對人臉識別的影響。 最后，使用Verilog HDL 硬件描述語言進(jìn)行算法的RTL 建模，在C++算法的基礎(chǔ)上，保證原來效果的前提下，根據(jù)FPGA 硬件特點(diǎn)對算法進(jìn)行了優(yōu)化。視頻輸入輸出是人臉識別的前提，它提供FPGA 上算法需要處理的數(shù)據(jù)，預(yù)處理算法在C++算法的基礎(chǔ)上進(jìn)行了優(yōu)化，最大的減少了運(yùn)算量，提高了運(yùn)算速度，16 位計算器模塊使得在算法實現(xiàn)時可以根據(jù)系統(tǒng)要求，在FPGA的ip 核和自己設(shè)計的模塊之間選擇性能更好的一個來調(diào)用，F(xiàn)IFO的設(shè)計提供同步和異步時鐘域的數(shù)據(jù)緩存。設(shè)計在ISE和VC++軟件平臺同時進(jìn)行，隨時對verilog和C++數(shù)據(jù)進(jìn)行監(jiān)測和比對。全部設(shè)計模塊通過仿真，達(dá)到預(yù)定的性能要求，并在FPGA 上綜合實現(xiàn)。
上傳時間： 2013-07-13
上傳用戶：李夢晗
現(xiàn)代通信朝著全網(wǎng)IP化的進(jìn)程逐步發(fā)展，越來越多的通信需要IP路由查找；同時光纖技術(shù)的發(fā)展，使得比特速率達(dá)到了20Gbps，路由技術(shù)成了整個通信系統(tǒng)的瓶頸，迫切需要一種具有高查找性能，低成本的路由算法，能夠適應(yīng)大規(guī)模應(yīng)用。 本文研究了一種高性能、低成本的路由算法。在四分支并行路由查找算法的基礎(chǔ)上，實現(xiàn)了雙分支并行，每個分支流水查找的16-8-8路由算法。該算法由三級表構(gòu)成，長度小于16的前綴通過擴(kuò)展成為長度16的前綴存儲在第一級表中；長度小于24位的前綴通過擴(kuò)展成為長度24的前綴存儲在前兩級表中；長度大于24的前綴則通過專門的存儲空間進(jìn)行存儲。將IP路由的二維查找轉(zhuǎn)化為一維精確查找，每次查找最多訪問存儲器3次，就可以查得下一跳的路由信息。使用Verilog語言實現(xiàn)了本文提出的算法，并對算法進(jìn)行了功能仿真。為了實現(xiàn)低成本，該算法采用了FPGA和SSRAM的硬件結(jié)構(gòu)實現(xiàn)。 功能仿真表明本文設(shè)計的算法查找速度能適應(yīng)20Gbps的接口轉(zhuǎn)發(fā)速率。
上傳時間： 2013-04-24
上傳用戶：金宜
Scaler是平板顯示器件(FPD，F(xiàn)lat Panel Display)中的重要組成部分，它將輸入源圖像信號轉(zhuǎn)換成與顯示屏固定分辨率一致的信號，并控制其顯示在顯示屏上。本文在研究圖像縮放算法和scaler在FPD中工作過程的基礎(chǔ)上，采用自上而下(Top-down)的設(shè)計方法，給出了scaler的設(shè)計及FPGA驗證。該scaler支持不同分辨率圖像的縮放，且縮放模式可調(diào)，也可以以IP core的形式應(yīng)用于相關(guān)圖像處理芯片中。 圖像縮放內(nèi)核是scaler的核心部分，它是scaler中的主要運(yùn)算單元，完成圖像縮放的基本功能，它所采用的核心算法以及所使用的結(jié)構(gòu)設(shè)計決定著縮放性能的優(yōu)劣，也是控制芯片成本的關(guān)鍵。因此，本文從縮放內(nèi)核的結(jié)構(gòu)入手，對scaler的總體結(jié)構(gòu)進(jìn)行了設(shè)計；通過對圖像縮放中常用算法的深入研究提出了一種新的優(yōu)化算法——矩形窗縮放算法，并對其計算進(jìn)行分析和簡化，降低了計算的復(fù)雜度。FPGA設(shè)計中，采用列縮放與行縮放分開處理的結(jié)構(gòu)，使用雙口RAM作為兩次縮放間的數(shù)據(jù)緩沖區(qū)。使用這種結(jié)構(gòu)的優(yōu)勢在于：行列縮放可以同時進(jìn)行，數(shù)據(jù)處理的可靠性高、速度快：內(nèi)核結(jié)構(gòu)簡單明了,數(shù)據(jù)緩沖區(qū)大小合適，便于設(shè)計。此外，本文還介紹了其他輔助模塊的設(shè)計，包括DVI接口信號處理模塊、縮放參數(shù)計算與控制模塊以及輸出信號檢測與時序濾波模塊。 本設(shè)計使用Verilog HDL對各模塊進(jìn)行了RTL級描述，并使用Quartus II7.2進(jìn)行了邏輯仿真，最后使用Altera公司的FPGA芯片來進(jìn)行驗證。通過邏輯驗證和系統(tǒng)仿真，證明該scaler的設(shè)計達(dá)到了預(yù)期的目標(biāo)。對于不同分辨率的圖像，均可以在顯示屏上得到穩(wěn)定的顯示。
上傳時間： 2013-05-30
上傳用戶：xiaowei314
本項目完成的是基于中國“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國家標(biāo)準(zhǔn)的發(fā)射端系統(tǒng)FPGA設(shè)計與實現(xiàn)。在本設(shè)計中，系統(tǒng)采用了Stratix系列的EP1S80F1020C5 FPGA為基礎(chǔ)構(gòu)建的主硬件處理平臺。對于發(fā)射端系統(tǒng)，數(shù)據(jù)處理部分的擾碼器(隨機(jī)化)、前向糾錯編碼(FEC)、符號星座映射、符號交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理(OFDM調(diào)制)、同步PN頭插入、以及信號成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設(shè)計實現(xiàn)的。其中關(guān)鍵技術(shù)：TDS-OFDM技術(shù)及其和絕對時間同步的復(fù)幀結(jié)構(gòu)、信號幀的頭和幀體保護(hù)技術(shù)、低密度校驗糾錯碼(LDPC)等，體現(xiàn)了國標(biāo)的自主創(chuàng)新特點(diǎn)，為數(shù)字電視領(lǐng)域首次采用。其硬件實現(xiàn)，亦尚未有具體產(chǎn)品參考。 本文首先介紹了當(dāng)今國內(nèi)外數(shù)字電視的發(fā)展現(xiàn)狀，中國數(shù)字電視地面廣播傳輸國家標(biāo)準(zhǔn)的頒布背景。并對國標(biāo)系統(tǒng)技術(shù)原理框架，發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設(shè)計的相關(guān)知識進(jìn)行了簡要介紹。在此基礎(chǔ)上，第三章重點(diǎn)、詳細(xì)地介紹了基于FPGA實現(xiàn)的發(fā)射端系統(tǒng)各主要功能模塊的具體結(jié)構(gòu)設(shè)計，論述了系統(tǒng)中各功能模塊的FPGA設(shè)計和實現(xiàn)，包括設(shè)計方案、算法和結(jié)構(gòu)的選取、FPGA實現(xiàn)、仿真分析等。第四章介紹了對整個系統(tǒng)的級連調(diào)試過程中，對系統(tǒng)結(jié)構(gòu)進(jìn)行的優(yōu)化調(diào)整，并對級連后的整個系統(tǒng)的性能進(jìn)行了仿真、分析和驗證。作者在項目中完成的工作主要有： 1.閱讀相關(guān)資料，了解并分析國標(biāo)系統(tǒng)的技術(shù)結(jié)構(gòu)和原理，分解其功能模塊。 2.制定了基于國標(biāo)的發(fā)端系統(tǒng)FPGA實現(xiàn)的框架及各模塊的接口定義。 3.調(diào)整和改進(jìn)了3780點(diǎn)IFFT OFDM調(diào)制模塊及滾降濾波器模塊的FPGA設(shè)計并驗證。 4.完成了擾碼器、前向糾錯編碼、符號星座映射、符號交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理、同步PN頭插入、以及信號成形4倍插值滾降濾波器等功能模塊的FPGA設(shè)計和驗證。 5.在系統(tǒng)級連調(diào)試中，利用各模塊數(shù)據(jù)結(jié)構(gòu)特點(diǎn)，優(yōu)化系統(tǒng)模塊結(jié)構(gòu)。 6.完成了整個發(fā)射端系統(tǒng)FPGA部分的調(diào)試、分析和驗證。
上傳時間： 2013-04-24
上傳用戶：zzbbqq99n
自香農(nóng)先生于1948年開創(chuàng)信息論以來，經(jīng)過將近60年的發(fā)展，信道編碼技術(shù)已經(jīng)成為通信領(lǐng)域的一個重要分支，各種編碼技術(shù)層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農(nóng)限性能的優(yōu)秀糾錯碼，并已在數(shù)字電視、無線通信、磁盤存儲等領(lǐng)域得到大量應(yīng)用。 目前數(shù)字電視已經(jīng)成為最熱門的話題之一，用手機(jī)看北京奧運(yùn)，已經(jīng)成為每一個中國人的夢想。最近兩年我國頒布了兩部與數(shù)字電視有關(guān)的通信標(biāo)準(zhǔn)，分別是數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)(DMB-TH)和移動多媒體(CMMB)即俗稱的手機(jī)電視標(biāo)準(zhǔn)。數(shù)字電視正與每個人走得越來越近，我國預(yù)期在2015年全面實現(xiàn)數(shù)字電視并停止模擬電視的播出。作為數(shù)字電視標(biāo)準(zhǔn)的核心技術(shù)之一的前向糾錯碼技術(shù)已經(jīng)成為眾多科研單位的研究熱點(diǎn)，相應(yīng)的編解碼芯片更成為重中之重。在DMB-TH標(biāo)準(zhǔn)中用到了LDPC碼和BCH碼的級聯(lián)編碼方式，在CMMB標(biāo)準(zhǔn)中用到了LDPC碼和RS碼的級聯(lián)編碼方式，在DVB-S2標(biāo)準(zhǔn)中用到了LDPC碼和BCH碼的級聯(lián)編碼方式。 本論文以目前最重要的三個與數(shù)字電視相關(guān)的標(biāo)準(zhǔn)：數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)(DMB-TH)、手機(jī)電視標(biāo)準(zhǔn)(CMMB)以及數(shù)字衛(wèi)星電視廣播標(biāo)準(zhǔn)(DVB-S2)為切入點(diǎn)，深入研究它們的編碼方式，設(shè)計了這三個標(biāo)準(zhǔn)中的LDPC碼編碼器，并在FPGA上實現(xiàn)了前兩個標(biāo)準(zhǔn)的編碼芯片，實現(xiàn)了DMB-TH標(biāo)準(zhǔn)中0.4、0.6以及0.8三種碼率的復(fù)用。在研究CMMB標(biāo)準(zhǔn)中編碼器設(shè)計時，提出一種改進(jìn)的LU分解算法，該分解方式適合任意的H矩陣，具有一定的廣泛性。測試結(jié)果表明，芯片邏輯功能完全正確，速度和資源消耗均達(dá)到了標(biāo)準(zhǔn)的要求，具有一定的商用價值。
上傳時間： 2013-07-07
上傳用戶：327000306
本文著重研究用現(xiàn)場可編程門陣列(FPGA)來開發(fā)設(shè)計精插補(bǔ)芯片。選用Altera公司的Cyclone系列的EP1C3T144C8芯片設(shè)計了逐點(diǎn)比較法，數(shù)字積分法和比較積分法三種經(jīng)典插補(bǔ)算法，并對各種算法模塊進(jìn)行了仿真驗證。又設(shè)計了三個算法選通信號，將三種算法模塊綜合成了一個整電路。 在完成了FPGA內(nèi)部三種算法的實現(xiàn)后，設(shè)計以一個STC單片機(jī)為粗插補(bǔ)處理器的FPGA實驗開發(fā)系統(tǒng)，并制作了PCB板。實驗開發(fā)系統(tǒng)板中設(shè)計了單片機(jī)程序下載和的FPGA下載配置電路，并且配有FPGA專用配置芯片，能實現(xiàn)FPGA上電自動配置。可用該實驗系統(tǒng)板進(jìn)行精插補(bǔ)芯片的設(shè)計與開發(fā)，以及對所完成設(shè)計的功能進(jìn)行驗證。 為驗證所設(shè)計芯片的插補(bǔ)功能，編寫了單片機(jī)粗插補(bǔ)程序，將產(chǎn)生的粗插補(bǔ)坐標(biāo)增量發(fā)給FPGA進(jìn)行插補(bǔ)實驗，得到了理想的插補(bǔ)輸出脈沖。又編寫了單片機(jī)脈沖處理程序，讀回了FPGA的輸出脈沖，并由串口發(fā)送給PC機(jī)。最后通過編寫PC機(jī)的串口通信程序以及根據(jù)插補(bǔ)脈沖繪圖的程序，把FPGA的輸出脈沖繪制成了插補(bǔ)軌跡圖形。 最終繪圖結(jié)果顯示，在20M輸入時鐘頻率下，由插補(bǔ)脈沖生成的插補(bǔ)軌跡圖形正確，驗證了本文設(shè)計的三種插補(bǔ)算法功能的正確性。本設(shè)計插補(bǔ)芯片達(dá)到了高速插補(bǔ)功能要求。
標(biāo)簽： FPGA 數(shù)控 片的設(shè)計
上傳時間： 2013-04-24
上傳用戶：zgu489
LDPC(Low Density Parity Check)碼是一類可以用非常稀疏的校驗矩陣或二分圖定義的線性分組糾錯碼，最初由Gallager發(fā)現(xiàn)，故亦稱Gallager碼.它和著名Turbo碼相似，具有逼近香農(nóng)限的性能，幾乎適用于所有信道，因此成為近年來信道編碼界研究的熱點(diǎn)。 LDPC碼的奇偶校驗矩陣呈現(xiàn)稀疏性，其譯碼復(fù)雜度與碼長成線性關(guān)系，克服了分組碼在長碼長時所面臨的巨大譯碼計算復(fù)雜度問題，使長編碼分組的應(yīng)用成為可能。而且由于校驗矩陣的稀疏特性，在長的編碼分組時，相距很遠(yuǎn)的信息比特參與統(tǒng)一校驗，這使得連續(xù)的突發(fā)差錯對譯碼的影響不大，編碼本身就具有抗突發(fā)差錯的特性。 本文首先介紹了LDPC碼的基本概念和基本原理，其次，具體介紹了LDPC碼的構(gòu)造和各種編碼算法及其生成矩陣的產(chǎn)生方法，特別是準(zhǔn)循環(huán)LDPC碼的構(gòu)造以及RU算法、貪婪算法，并在此基礎(chǔ)上采用貪婪算法對RU算法進(jìn)行了改進(jìn)。 最后，選用Altera公司的Stratix系列FPGA器件EPls25F67217，實現(xiàn)了碼長為504的基于RU算法的LDPC編碼器。在設(shè)計過程中，為節(jié)省資源、提高速度，在向量存儲時采用稀疏矩陣技術(shù)，在向量相加時采用通過奇校驗直接判定結(jié)果的方法，在向量乘法中，采用了前向迭代方法，避開了復(fù)雜的矩陣求逆運(yùn)算。結(jié)果表明，該編碼器只占用約10％的邏輯單元，約5％的存儲單元，時鐘頻率達(dá)到120MHz，數(shù)據(jù)吞吐率達(dá)到33Mb/s，功能上也滿足編碼器的要求。
上傳時間： 2013-06-09
上傳用戶：66wji
隨著以太網(wǎng)技術(shù)的不斷發(fā)展，網(wǎng)絡(luò)的傳輸速度已經(jīng)由最初的10M發(fā)展到現(xiàn)在的10,000M。用可編程邏輯器件(FPGA)實現(xiàn)以太網(wǎng)控制器與其它SOC系統(tǒng)的互連成為當(dāng)前的研究熱點(diǎn)。本文闡述了MAC層的FPGA設(shè)計、仿真及測試；介紹了整個系統(tǒng)的內(nèi)部結(jié)構(gòu)、模塊劃分，并對各個模塊的設(shè)計過程進(jìn)行了詳細(xì)闡述，接著介紹了開發(fā)環(huán)境和驗證工具，同時給出測試方案、驗證數(shù)據(jù)、實現(xiàn)結(jié)果及時序仿真波形圖。 對MAC層的主要功能模塊如:發(fā)送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機(jī)接口模塊以及CRC，CSMA/CD，HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進(jìn)行了研究并取得一定的成果: 1)FPGA開發(fā)平臺的硬件實現(xiàn)。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件，采用LXT971芯片作為物理層芯片，AT91RM9200作為數(shù)據(jù)輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發(fā)平臺。 2)基于FPGA實現(xiàn)以太網(wǎng)控制器。用VerilogHDL語言構(gòu)建以太網(wǎng)控制器，實現(xiàn)CSMA/CD協(xié)議、10M/100M自適應(yīng)以及與物理層MⅡ接口等。 3)采用片上系統(tǒng)通用的WS接口。目的是便于與具有通用接口的片上系統(tǒng)互連，也為構(gòu)建SOC上處理器提供條件。 本論文實現(xiàn)了一個基于WS總線接口可裁減的以太網(wǎng)MAC控制器IP軟核，為設(shè)計具有自主知識產(chǎn)權(quán)的以太網(wǎng)MAC控制器積累了經(jīng)驗。同時，為與其它WS接口的控制器實現(xiàn)直接互連創(chuàng)造了條件，對高層次設(shè)計這一先進(jìn)ASIC設(shè)計方法也有了較為深入的認(rèn)識。
標(biāo)簽： 10M100M FPGA 以太網(wǎng)控制器
上傳時間： 2013-07-17
上傳用戶：bruce
寬帶無線通信的持續(xù)高速的需求增長刺激了新的通信技術(shù)的不斷產(chǎn)生，而這些技術(shù)的發(fā)展，很大程度上都來自于不同技術(shù)的互相補(bǔ)充與融合，這也成為新標(biāo)準(zhǔn)的源泉。正交頻分復(fù)用(OFDM)技術(shù)在提供高效的頻譜利用率以及良好的抗多徑性能的同時，通過多輸入輸出(MIMO)技術(shù)來進(jìn)一步增加信道容量，在不增加信號帶寬的基礎(chǔ)上取得更高的傳輸速率和更好的傳輸質(zhì)量。因此MIMO-OFDM技術(shù)近年來在成為研究熱點(diǎn)的同時，已被認(rèn)為是下一帶移動通信和網(wǎng)絡(luò)接入標(biāo)準(zhǔn)中的核心技術(shù)。 本文主要對MIMO-OFDM系統(tǒng)物理層的關(guān)鍵技術(shù)進(jìn)行了研究，并主要對系統(tǒng)的同步和信道估計算法進(jìn)行了深入的分析，并提出了一些改進(jìn)。最后進(jìn)行了MIMO-OFDM基帶系統(tǒng)基于FPGA的物理層設(shè)計，對其中一些關(guān)鍵模塊的設(shè)計，比如信道估計和空時譯碼模塊進(jìn)行了詳細(xì)的討論。 第一章緒論部分首先結(jié)合寬帶無線通信技術(shù)發(fā)展的歷史就MIMO-OFDM技術(shù)產(chǎn)生發(fā)展的背景進(jìn)行了分析，指出了MIMO-OFDM研究與發(fā)展方向，最后總結(jié)了本文的工作目標(biāo)和基本要求。 第二章主要是推導(dǎo)分析了MIMO-OFDM系統(tǒng)的基本原理，先分別從OFDM技術(shù)和MIMO技術(shù)兩方面概括性的介紹了其理論以及技術(shù)特點(diǎn)，最后對MIMO與OFDM結(jié)合的關(guān)鍵技術(shù)進(jìn)行了討論。 第三章是對MIMO-OFDM同步算法的研究，主要針對基于訓(xùn)練序列的同步算法進(jìn)行了深入討論，關(guān)注點(diǎn)是訓(xùn)練序列的設(shè)計。針對原有的一些算法進(jìn)行了總結(jié)與比較，并主要對基于頻域設(shè)計的訓(xùn)練序列符號同步算法做出了改進(jìn)。 第四章首先從基于導(dǎo)頻的信道估計算法推導(dǎo)開始，關(guān)注點(diǎn)放在MIMO-OFDM系統(tǒng)下的自適應(yīng)信道估計算法研究。文章將原有的一些OFDM自適應(yīng)信道估計算法擴(kuò)展到MIMO領(lǐng)域，結(jié)合基于共軛梯度的自適應(yīng)算法并做出了一些改進(jìn)。 第五章節(jié)是本文的硬件設(shè)計部分，文章基于一個2發(fā)2收MIMO-OFDM系統(tǒng)進(jìn)行了基帶數(shù)字處理部分的FPGA設(shè)計工作，根據(jù)設(shè)計要求實現(xiàn)了發(fā)送端和接收端數(shù)據(jù)處理的基本功能，為完善的和更高性能的MIMO-OFDM系統(tǒng)實現(xiàn)奠定了基礎(chǔ)。
標(biāo)簽： MIMOOFDM FPGA 關(guān)鍵技術(shù)
上傳時間： 2013-06-26
上傳用戶：wl9454
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
