隨著科技的發展和社會的進步，數字電視已逐漸成為現代電視的主流。利用今年是奧運年的契機，研究和推廣數字電視廣播具有重大的意義。2006年8月底我國出臺的數字多媒體/電視廣播(DMB-T)標準，確立了中國自己的技術標準。以此來發展擁有自主知識產權的數字電視事業，不僅可以滿足廣大人民群眾日益增長的物質、文化要求，還可以帶動相關產業快速發展。 本課題在深入研究DMB-T國家標準的基礎上，首先對系統的調制系統進行了設計規劃，然后對信道調制的星座映射、系統信息插入、幀體數據處理、PN序列插入的幀形成模塊和成形濾波模塊進行了設計和仿真，并驗證了其正確性。 3780個子載波的時域同步正交多載波技術(TDS-OFDM)是DMB-T調制系統的關鍵技術之一。由于載波數不是2的整數次冪，考慮到實現的有效性，不能采用現已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對調制系統中特有的3780點IFFT，課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點和性能，綜合利用了三種算法優勢，考慮了算法的復雜度、運算的速度、資源的消耗，設計出一種新的算法，進行了Matlab驗證和基于FPGA(現場可編程門陣列)的仿真。分析表明，該算法所需的加法、乘法次數已很逼近4096點FFT算法。 DMB-T發射端的基帶成形濾波采用了平方根升余弦滾降濾波，由于其0.05的滾降系數在實現中比較苛刻，所以是設計的難點之一。本課題利用Matlab工具采用了等紋波最優濾波的方法設計了169階數字濾波器，其阻帶衰減達到了46.9dB，完全符合標準的要求；利用四倍插值的方法實現了I、Q合路的該濾波器的FPGA設計，并進行了設計優化，顯著降低了濾波器的運算量，大大節約了實現該濾波器所需的乘法器資源。
上傳時間： 2013-06-28
上傳用戶：camelcamel690
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-07-15
上傳用戶：lanwei
隨著數字電視技術的飛速發展，數字機頂盒已成為現在模擬電視收看數字電視節目必不可少的設備。而數字機頂盒需要在解碼后的模擬視頻信號上加入屏幕顯示信息(如亮度、色度、信息服務菜單等)以提供給觀眾良好的界面和靈活的人機交互。 v屏幕顯示系統(OSG，On-Screen-Graphics)解決了現有模擬電視無法實現的疊加屏幕顯示信息的問題，提供同步輸出疊加有各種圖形、文字的電視節目圖像的功能，其中最主要的部分是OSD(On-Screen-Display)，即屏幕顯示單元。OSD將疊加的位圖圖像分為多個OSD塊，一般定義為矩形區域。每個矩形區域，例如臺標、參數調節框、字幕等，都有獨立的4色、16色或256色顏色查找表。同時OSG系統也支持真彩模式。OSD塊經由編碼/混合器與視頻圖像進行alpha混合后輸出到電視屏幕上。 本文詳細介紹了應用FPGA設計包括屏幕顯示單元在內的OSG系統的思路和設計過程，描述了模塊的劃分與功能仿真。在論文前半部分，本文給出了圖文屏幕顯示系統各子單元的工作流程，接著論文的后半部分，給出了詳細的模塊接口說明和硬件實現。
上傳時間： 2013-07-27
上傳用戶：萬有引力
在3G移動通信網絡建設中，如何實現密集城區的無線網絡覆蓋是目前基站的發展方向。目前網絡覆蓋理念的核心思想就把傳統宏基站的基帶處理和射頻部分分離，分成基帶處理單元和射頻拉遠單元兩個設備，這樣既節省空間、降低設置成本，又提高了組網效率。本文研究的數字收發機用于WCDMA基站系統的射頻拉遠單元中，實現移動通信網中射頻信號的傳輸工作。 數字收發機主要由射頻處理部分、模數/數模轉換部分、數字上下變頻處理部分、接口轉換以及數字光模塊組成。本文研究的重點是數字上下變頻處理部分。設計采用軟件無線電的架構和FPGA技術，所設計的數字上下變頻部分可以在不修改硬件電路的基礎上只需修改軟件部分的參數則可實現多種頻率的變頻處理，極大地降低了開發成本，且縮短了開發周期。 根據系統設計的設計要求，以及現有芯片使用情況比較，本文選用Altera公司的：FPGA芯片，應用公司提供的Dspbuilder作為系統級的開發工具，應用Quartus Ⅱ作為綜合、布局布線工具實現數字上下變頻處理部分設計。 本文的主要研究工作包括以下幾個部分： (1)對數字收發機的整體結構進行分析研究，確定數字收發機的實現結構和各個部分的功能； (2)通過對數字上下變頻的相關理論的研究，分析出數字上下變頻的結構、實現方法及性能； (3)通過對數控振蕩器、CIC濾波器、FIR濾波器進行理論研究、內部實現結構以及性能分析，得出具體的參數和仿真實現結構； (4)使用FPGA中的IP核技術來實現數字上下變頻，利用Matlab中Dspbuilder提供的IP核分別進行NCO、CIC、FIR的仿真工作；并得出數字上下變頻的總體仿真實現結果； (5)對高速收發通道進行了研究和設計，根據系統的要求給出了數據幀結構，并采用Altera的第三代FPGA產品Stratix Ⅱ GX系列芯片實現了數字收發機的信號的串并/并串的接口轉換。為后續繼續研究工作奠定基礎。
上傳時間： 2013-06-21
上傳用戶：zhuo0008
電子電路百科全書_上 電子愛好迷必看
上傳時間： 2013-05-17
上傳用戶：cooran
BGA布線指南 BGA CHIP PLACEMENT AND ROUTING RULE BGA是PCB上常用的組件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以bga的型式包裝，簡言之，80﹪的高頻信號及特殊信號將會由這類型的package內拉出。因此，如何處理BGA package的走線，對重要信號會有很大的影響。 通常環繞在BGA附近的小零件，依重要性為優先級可分為幾類： 1. by pass。 2. clock終端RC電路。 3. damping（以串接電阻、排組型式出現；例如memory BUS信號） 4. EMI RC電路（以dampin、C、pull height型式出現；例如USB信號）。 5. 其它特殊電路（依不同的CHIP所加的特殊電路；例如CPU的感溫電路）。 6. 40mil以下小電源電路組（以C、L、R等型式出現；此種電路常出現在AGP CHIP or含AGP功能之CHIP附近，透過R、L分隔出不同的電源組）。 7. pull low R、C。 8. 一般小電路組（以R、C、Q、U等型式出現；無走線要求）。 9. pull height R、RP。 中文DOC，共5頁，圖文并茂
上傳時間： 2013-04-24
上傳用戶：cxy9698
在微機上模擬I2C總線的設計，用并行口的D0（PIN2）模擬SCL信號，用D1（PIN3）模擬SDA信號。
上傳時間： 2013-07-14
上傳用戶：xuanchangri
嵌入式linux系統的網絡編程（C++）在ARM上實現視頻會議，此程序獲得全國研究生電子大賽一等獎。壓縮包內為全部源碼，包括音頻、視頻（H.264）socket部分。
上傳時間： 2013-07-07
上傳用戶：15528028198
在CortexM0上移植ucos-ii,用的是NXP公司的LPC1114處理器，ucos-ii版本是V2.86，初學者可以作為參考^_^
上傳時間： 2013-04-24
上傳用戶：fuzhoulinzexu
·通過WiFi移動IP網絡操控家用機器人方案在PDA上的實現
上傳時間： 2013-04-24
上傳用戶：yxgi5
