久久99蜜桃综合影院免费观看,国产精品7m凸凹视频分类,色国产综合视频

專用集成電路

專用集成電路是為特定用戶或特定電子系統制作的集成電路。數字集成電路的通用性和大批量生產，使電子產品成本大幅度下降，推進了計算機通信和電子產品的普及，但同時也產生了通用與專用的矛盾，以及系統設計與電路制作脫節的問題。同時，集成電路規模越大，組建系統時就越難以針對特殊要求加以改變。為解決這些問題，就出現了以用戶參加設計為特征的專用集成電路，它能實現整機系統的優化設計，性能優越，保密性強。

專用集成電路設計基礎總復習

西安電子科技大學微電子學院 專用集成電路設計基礎考試

標簽： 西安交通大學課件 專用集成電路設計基礎考試 PPT

上傳時間： 2015-06-14

上傳用戶：tjujfc
通用集成電路速查手冊

　為滿足和適應不同讀者更多、更新的需要與要求，《通用集成電路速查手冊》增加了“主要集成電路廠商及傳媒的因特網網址”、“常見集成電路型號前綴及使用廠家”、“常見集成電路廠商商標或圖標”、“集成電路命名方法”、“書中英文縈略語及用作芯片引腳時的定義”第六個附錄，為讀者迅速查找各種新型或專用集成電路的生產、供貨廠家提供極大方便。

標簽： 通用集成電路速查手冊

上傳時間： 2015-07-01

上傳用戶：yice
超小封裝體積四通道4檢測點液體水位探測專用芯片— VK36W4D QFN16

深圳永嘉微電超高性價比水位檢測芯片推出水位檢測芯片可用于需要檢測水位，缺水，溢出等場合。適合應用于飲水機、凈飲機、咖啡機、水壺、洗碗機、制冰機等水相關家用電器和電子產品。測試環境：在一個玻璃容器外壁（玻璃1-5毫米不等），通過雙面電子導熱硅膠，把水位檢測PCB直接貼在玻璃上面檢測水位。1-8點高靈敏度電容式水位檢測專用觸控IC-VK36W系列水位檢測背景技術：目前的檢水方式主要有探針檢水、水位傳感器檢水(光電式水位傳感器,超聲波水位傳感器)和干簧管檢水等方式，但這些方式的應用成本高，并且其安裝時需要用到很長的連接線路，為了配合長的連接線路，容易使得產品的結構受到限制，并且拆裝復雜，價格昴貴，不利于產品的推廣及普及廣泛應用。技術實現要素：為解決上述問題，本實用新型的目的在于提供一種觸摸感應檢水電路，能夠準確檢測是否有水，并且能夠降低電路的成本幾個等級，簡化檢水的結構，使得拆裝便利，有利于產品的生產。 VK36WXX系列（最多支持9個檢測點）是一款用于一段液位檢測的專用集成電路?；陔娙莞袘臋z測原理，集成我們公司花費多年研究的獨特算法，能夠做到智能識別，無論是有液體上電，還是無液體上電，都能正確指示液位狀態。本產品既可適用于直接接觸液體的檢測裝置，也可適用于不直接接觸液體的檢測裝置。尤其是非接觸式的檢測更安全更方便、更有優勢，也可防腐蝕、防污染 1.液體檢測器 2.觸摸開關 3.加溫器 4.噴霧器 5 水池、水箱、水缸、液體皿聯系人：許先生聯系手機：188 9858 2398 （微信）聯系QQ：191 888 5898 E-mail：zes1688@163.com

標簽： 36W QFN VK 36 16 4D W4 封裝體積專用芯片

上傳時間： 2019-11-06

上傳用戶：szsjzr1688
一種新型通用變頻調速器的設計.rar

隨著工業技術的發展,變頻調速器的應用越來越廣泛,它的顯著的節能效果和靈活多變的運行方式,給人們留下了深刻印象.但是由于變頻器價格昂貴,影響了它的普及及推廣應用.如何在提高變頻器的性能的同時盡量降低其價格,是一個非常值得研究的問題.該文針對這一情況,并順應當前變頻器集成化、高頻化的發展趨勢,決定采用性能價格比很高的專用集成電路FSA4828和智能功率模塊(IPM)開發一臺低價格、高性能、具有實用價值的通用變頻調速器.它采用V/F控制方式,有多種控制運行功能和完善的保護措施,從而使其既有較好的運行性能,又有安全穩定的運行狀態,不會因各種故障而輕易損壞.同時,先進的人機接口使得參數的輸入和變頻器運行方式的改變極為方便,新型集成元件的采用也使得它的開發周期短,整機結構簡潔,成本較低.該文詳細的分析、設計了該通用變頻器的硬件電路及控制程序,介紹了兩種最主要的集成元件:SA4828和IPM模塊PM25RSB120,以及它們在設計中的應用.最后,該文還分析了硬件電路產生的干擾問題,并分別從硬件、軟件兩方面提出相應的抗干擾措施.

標簽： 變頻調速器

上傳時間： 2013-05-23

上傳用戶：diertiantang
基于FPGA的圖像采集處理系統設計與實現.rar

隨著當今科學技術的迅猛發展，數字圖像處理技術正在各個行業得到廣泛的應用，而FPGA技術的不斷成熟改變了通常采用并行計算機或數字信號處理器(DSP)、專用集成電路(ASIC)等作為嵌入式處理器的慣例。可編程邏輯器件(FPGA)憑借其較低的開發成本、較高的并行處理速度、較大的靈活性及其較短的開發周期等特點，在圖像處理系統中有獨特的優勢。本文提出了一種基于FPGA的圖像采集處理系統解決方案，并選用低成本高性能的Altera公司的CycloneIII系列FPGA EP3C40F324為核心，設計開發了圖像采集處理的軟硬件綜合系統。文章闡述了如何在FPGA中嵌入NiosII軟核處理器并完成圖像采集處理系統功能的設計方案。硬件電路上，系統設計了三塊電路板：FPGA核心處理板、圖像采集卡、圖像顯示卡，其中通過I2C總線對采集卡的工作模式進行配置，在采集模塊控制下，將采集到的圖像數據存儲到SDRAM；根據VGA顯示原理及其時序關系，設計了VGA顯示輸出控制模塊，合成了VGA工作的控制信號，又根據VGA顯示器的工業標準，合成VGA接口的水平和幀同步信號。邏輯硬件上，應用SOPCBuilder工具生成了FPGA內部的邏輯硬件功能模塊，定制了NiosII IP core、CMOS圖像采集模塊、VGA Controller及其I2C總線接口，系統各模塊間通過Avalon總線連接起來。軟件部分，在NiosII內核處理器上實現了彩色圖像顏色空間轉換、二值化、形態學腐蝕處理及其目標定位等算法。實驗結果證明了本文提出的方案及算法的正確性，可行性。

標簽： FPGA 圖像采集處理系統

上傳時間： 2013-08-05

上傳用戶：woshiyaosi
基于FPGA的數字中頻收發信機的設計與實現.rar

軟件無線電（Software　Defined Radio）是無線通信系統收發信機的發展方向，它使得通信系統的設計者可以將主要精力集中到收發機的數字處理上，而不必過多關注電路實現。在進行數字處理時，常用的方案包括現場可編程門陣列（FPGA）、數字信號處理器（DSP）和專用集成電路（ASIC）。FPGA以其相對較低的功耗和相對較低廉的成本，成為許多通信系統的首先方案。正是在這樣的前提下，本課題結合軟件無線電技術，研究并實現基于FPGA的數字收發信機。 @@ 本論文主要研究了發射機和接收機的結構和相關的硬件實現問題。首先，從理論上對發射機和接收機結構進行研究，找到收發信機設計中關鍵問題。其次，在理論上有深刻認識的基礎上，以FPGA為手段，將反饋控制算法、反饋補償算法和前饋補償算法落實到硬件電路上。同步一直是數字通信系統中的關鍵問題，它也是本文的研究重點。本文在研究了已有各種同步方法的基礎上，設計了一種新的同步方法和相應的接收機結構，并以硬件電路將其實現。最后，針對所設計的硬件系統，本文還進行了充分的硬件系統測試。硬件測試的各項數據結果表明系統設計方案是可行的，基本實現了數字中頻收發機系統的設計要求。 @@ 本文中發射機系統是以Altera公司EP2C70F672C6為硬件平臺，接收機系統以Altera公司EP2S180F1020C3為硬件平臺。收發系統均是在Ouartus Ⅱ 8．0環境下，通過編寫Verilog HDL代碼和調用Altera IP core加以實現。在將設計方案落實到硬件電路實現之前，各種算法均使用MATLAB進行原理仿真，并在MATLAB仿真得到正確結果的基礎上，使用Quartus Ⅱ 8．0中的功能仿真工具和時序仿真工具進行了前仿真和后仿真。所有仿真結果無誤后，可下載至硬件平臺進行調試，通過Quartus Ⅱ 8．0中集成的SignalTap邏輯分析儀，可以實時觀察電路中各點信號的變化情況，并結合示波器和頻譜儀，得到硬件測試結果。 @@關鍵詞：SDR；數字收發機；FPGA；載波同步；符號同步

標簽： FPGA 數字中頻收發信機

上傳時間： 2013-04-24

上傳用戶：diaorunze
FPGA中多標準可編程IO端口的設計.rar

現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中?，F在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。

標簽： FPGA 標準可編程

上傳時間： 2013-05-15

上傳用戶：shawvi
基于FPGA動態重構的故障容錯技術.rar

可重構計算技術兼具通用處理器(General-Purpose Processor，GPP)和專用集成電路(Application Specific Integr—ated Circuits，ASIC)的特點，既可以提供硬件高速的特性，又具有軟件可以重新配置的特性。而動態部分可重構技術是可重構計算技術的最新進展之一。該技術的要點就是在系統正常工作的情況下，修改部分模塊的功能，而系統其它模塊能夠照常運行，這樣既節約硬件資源，又增強了系統靈活性。可重構SoC既可以在處理器上進行編程又可以改變FPGA內部的硬件結構，這使得SoC系統既具有處理器善于控制和運算的特點，又具FPGA靈活的重構特點；由于處理器和FPGA硬件是在同一塊硅片上，使得它們之間的通信寬帶大大提高，這種平臺很適合于容錯算法的實現。本文基于863計劃項目；動態重構計算機的可信實現關鍵技術，重點研究應用于惡劣環境中FPGA自我容錯的體系結構，提出了一套完整的SoC系統的容錯設計方案，并研究其實現技術，設計實現了實現該技術的硬件平臺和軟件算法，并驗證成功。論文取得了如下的創新性研究成果： 1、設計了實現動態重構技術的硬件平臺，包括高性能的FPGA(內含入式處理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模塊。 2、說明了動態重構技術的設計規范和設計流程，實現動態重構技術。 3、提出了一種基于動態重構實現容錯的方法，不需要外部處理器干預，由嵌入式處理器負責管理整個過程。 4、設計并實現了嵌入式處理器運行時需要的軟件，主要有兩個功能，首先是從CF卡中讀入重構所需的配置文件，并將配置文件寫進FPGA內部的配置存儲器中，改變FPGA內部的功能。其次，是實現容錯技術的算法。

標簽： FPGA 動態容錯技術

上傳時間： 2013-04-24

上傳用戶：edrtbme
基于FPGA的電力系統諧波檢測裝置的研制.rar

隨著社會的發展，人們對電力需求特別是電能質量的要求越來越高。但由于非線性負荷大量使用，卻帶來了嚴重的電力諧波污染，給電力系統安全、穩定、高效運行帶來嚴重影響，給供用電設備造成危害。如何最大限度的減少諧波造成的危害，是目前電力系統領域極為關注的問題。諧波檢測是諧波研究中重要分支，是解決其它相關諧波問題的基礎。因此，對諧波的檢測和研究，具有重要的理論意義和實用價值。目前使用的電力系統諧波檢測裝置，大多基于微處理器設計。微處理器是作為整個系統的核心，它的性能高低直接決定了產品性能的好壞。而這種微處理器為主體構成的應用系統，存在效率低、資源利用率低、程序指針易受干擾等缺點。由于微電子技術的發展，特別是專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設計技術的發展，使得設計電力系統諧波檢測專用的集成電路成為可能，同時為諧波檢測裝置的硬件設計提供了一個新的發展途徑。本文目標就是設計電力系統諧波檢測專用集成電路，從而可以實現對電力系統諧波的高精度檢測。采用專用集成電路進行諧波檢測裝置的硬件設計，具有體積小，速度快，可靠性高等優點，由于應用范圍廣，需求量大，電力系統諧波檢測專用集成電路具有很好的應用前景。本文首先介紹了國內外現行諧波檢測標準，調研了電力系統諧波檢測的發展趨勢；隨后根據裝置的功能需求，特別是依據其中諧波檢測國標參數的測量算法，為系統選定了基于FPGA的SOPC設計方案。本文分析了電力系統諧波檢測專用集成電路的功能模型，對專用集成電路進行了模塊劃分。定義了各模塊的功能，并研究了模塊間的連接方式，給出了諧波檢測專用集成電路的并行結構。設計了基于FPGA的諧波檢測專用集成電路設計和驗證的硬件平臺。配合專用集成電路的電子設計自動化(EDA)工具構建了智能監控單元專用集成電路的開發環境。在進行FPGA具體設計時，根據待實現功能的不同特點，分為用戶邏輯區域和Nios處理器模塊兩個部分。用戶邏輯區域控制A/D轉換器進行模擬信號的采樣，并對采樣得到的數字量進行諧波分析等運算。然后將結果存入片內的雙口RAM中，等待Nios處理器的訪問。Nios處理器對數據處理模塊的結果進一步處理，得到其各自對應的最終值，并將結果通過串行通信接口發送給上位機。最后，對設計實體進行了整體的編譯、綜合與優化工作，并通過邏輯分析儀對設計進行了驗證。在實驗室條件下，對監測指標的運算結果進行了實驗測量，實驗結果表明該監測裝置滿足了電力系統諧波檢測的總體要求。

標簽： FPGA 電力系統諧波檢測

上傳時間： 2013-04-24

上傳用戶：yw14205
基于FPGAHDL的隨機讀寫I2C串行總線接口電路設計.rar

I2C(Inter Integrated Circuits)是Philips公司開發的用于芯片之間連接的串行總線，以其嚴格的規范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應用并受到普遍的歡迎。現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。本論文主要討論了如何利用Verilog/FPGA來實現一個隨機讀/寫的I2C接口電路，實現與外圍I2C接口器件E2PROM進行數據通信，實現讀、寫等功能，傳輸速率實現為100KBps。在Modelsim6.0仿真軟件環境中進行仿真，在Xilinx公司的ISE9.li開發平臺上進行了下載，搭建外圍電路，用Agilem邏輯分析儀進行數據采集，分析測試結果。首先，介紹了微電子設計的發展概況以及設計流程，重點介紹了HDL/FPGA的設計流程。其次，對I2C串行總線進行了介紹，重點說明了總線上的數據傳輸格式并對所使用的AT24C02 E2PROM存儲器的讀／寫時序作了介紹。第三，基于Verilog _HDL設計了隨機讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態機(FSM)來實現；測試模塊首先將數據寫入到AT24C02的指定地址，接著將寫入的數據讀出，并將兩個數據顯示在外圍LED數碼管和發光二極管上，從而直觀地比較寫入和輸出的數據的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進行傳輸數據的采集，分析數據傳輸的時序，從而驗證電路設計的正確性。最后，論文對所取得的研究成果進行了總結，并展望了下一步的工作。

標簽： FPGAHDL I2C 隨機

上傳時間： 2013-06-27

上傳用戶：liuchee

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频