詳細描述了在FPGA/CPLD設(shè)計過程中應(yīng)注意的地方,和如何提高設(shè)計效率,對FPGA設(shè)計者有很好的幫助
標(biāo)簽： FPGA CPLD 過程 如何提高
上傳時間： 2013-08-29
上傳用戶：wfeel
介紹用FPGA設(shè)計實現(xiàn)MIL-STD1553B部接口中的曼徹斯特碼編解碼器
標(biāo)簽： MIL-STD FPGA 1553 設(shè)計實現(xiàn)
上傳時間： 2013-08-30
上傳用戶：Amygdala
FPGA讀SRAM中的數(shù)再傳給CY7C68013
標(biāo)簽： C68013 68013 FPGA SRAM
上傳用戶：15070202241
一個好程序關(guān)于CPLD的直線插補在數(shù)字積分中的應(yīng)用
標(biāo)簽： CPLD 程序 直線 數(shù)字
上傳時間： 2013-08-31
上傳用戶：lixqiang
本文：采用了FPGA方法來模擬高動態(tài)(Global Position System GPS)信號源中的C／A碼產(chǎn)生器。C／A碼在GPS中實現(xiàn)分址、衛(wèi)星信號粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進行仿真和綜合。
標(biāo)簽： FPGA GPS 模擬 動態(tài)
上傳用戶：pwcsoft
Median Filter 在FPGA中的實現(xiàn)
標(biāo)簽： Median Filter FPGA 中的實現(xiàn)
上傳用戶：bensonlly
在FPGA設(shè)計中解決如何消除毛刺現(xiàn)象的相關(guān)設(shè)計調(diào)整，對于FPGA的設(shè)計者來說具有較好的學(xué)習(xí)作用。
標(biāo)簽： FPGA 毛刺 相關(guān)設(shè)計
上傳用戶：行旅的喵
CPLD、FPGA在EL顯示模塊及接口電路中的應(yīng)用,cpld實現(xiàn)數(shù)字電路取代，fpga取代液晶顯示專用控制芯片。
標(biāo)簽： CPLD FPGA 顯示模塊 接口電路
上傳用戶：181992417
CPLD在USB20接口中的應(yīng)用，usb大家都用過吧，不用多說了吧。
標(biāo)簽： CPLD USB 20 接口
FPGA設(shè)計中常要考慮降低功耗，其中介紹了一些很實用的辦法。
標(biāo)簽： FPGA 低功耗
上傳時間： 2013-09-01
上傳用戶：yqs138168
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
