本論文主要對(duì)無(wú)線(xiàn)擴(kuò)頻集成電路設(shè)計(jì)中的信道編解碼算法進(jìn)行研究并對(duì)其FPGA實(shí)現(xiàn)思路和方法進(jìn)行相關(guān)研究。 近年來(lái)無(wú)線(xiàn)局域網(wǎng)IEEE802.11b標(biāo)準(zhǔn)建議物理層采用無(wú)線(xiàn)擴(kuò)頻技術(shù)，所以開(kāi)發(fā)一套擴(kuò)頻通信芯片具有重大的現(xiàn)實(shí)意義。無(wú)線(xiàn)擴(kuò)頻通信系統(tǒng)與常規(guī)通信相比，具有很強(qiáng)的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點(diǎn)。無(wú)線(xiàn)信道的特性較復(fù)雜，因此在無(wú)線(xiàn)擴(kuò)頻集成電路設(shè)計(jì)中，加入信道編碼是提高芯片穩(wěn)定性的重要方法。 在了解擴(kuò)頻通信基本原理的基礎(chǔ)上，本文提出了“串聯(lián)級(jí)聯(lián)碼+兩次交織”的信道編碼方案。串聯(lián)的級(jí)聯(lián)碼由外碼——(15，9，4)里德-所羅門(mén)(Reed-Solomon)碼，和內(nèi)碼-(2，1，3)卷積碼構(gòu)成，交織則采用交織深度為4的塊交織。重點(diǎn)對(duì)RS碼的時(shí)域迭代譯碼算法和卷積碼的維特比譯碼算法進(jìn)行了詳細(xì)的討論，并完成信道編譯碼方案的性能仿真及用FPGA實(shí)現(xiàn)的方法。 計(jì)算機(jī)仿真的結(jié)果表明，采用此信道編碼方案可以較好的改善現(xiàn)有仿真系統(tǒng)的誤符號(hào)率。 本論文的內(nèi)容安排如下：第一章介紹了無(wú)線(xiàn)擴(kuò)頻通信技術(shù)的發(fā)展?fàn)顟B(tài)以及國(guó)內(nèi)外開(kāi)發(fā)擴(kuò)頻通信芯片的現(xiàn)狀，并給出了本論文的研究?jī)?nèi)容和安排。第二章主要介紹了擴(kuò)頻通信的基本原理，主要包括擴(kuò)頻通信的定義、理論基礎(chǔ)和分類(lèi)，直接序列擴(kuò)頻通信方式的數(shù)學(xué)模型。第三章介紹了基本的信道編碼原理，信道編碼的分類(lèi)和各自的特點(diǎn)。第四章給出了本課題選擇的信道編碼方案——“串聯(lián)級(jí)聯(lián)碼+兩次交織”，詳細(xì)討論了方案中里德-所羅門(mén)(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實(shí)際參數(shù)。第五章對(duì)第四章提出的編碼方案進(jìn)行了性能仿真。第六章結(jié)合項(xiàng)目實(shí)際，討論了FPGA開(kāi)發(fā)基帶擴(kuò)頻通信系統(tǒng)的設(shè)計(jì)思路和方法。首先對(duì)FPGA開(kāi)發(fā)流程以及實(shí)際開(kāi)發(fā)的工具進(jìn)行了簡(jiǎn)要的介紹，然后給出了擴(kuò)頻通信系統(tǒng)的總體設(shè)計(jì)。對(duì)發(fā)射和接收子系統(tǒng)中信道編碼、解碼等相關(guān)功能模塊的實(shí)現(xiàn)原理和方法進(jìn)行分析。第七章對(duì)論文的工作進(jìn)行總結(jié)。
標(biāo)簽： FPGA 無(wú)線(xiàn)擴(kuò)頻 信道編解 技術(shù)研究
上傳時(shí)間： 2013-07-18
上傳用戶(hù)：hbsunhui
現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(FPGA)具有開(kāi)發(fā)周期短、成本小、風(fēng)險(xiǎn)低和現(xiàn)場(chǎng)可靈活配置等優(yōu)點(diǎn),可以在更短的時(shí)間實(shí)現(xiàn)更復(fù)雜的功能,使得基于FPGA的開(kāi)發(fā)平臺(tái)的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問(wèn)題.基于FPGA的高集成度、高可靠性,可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中,實(shí)現(xiàn)片上系統(tǒng),從而大大縮小其體積,因此以FPGA為代表的可編程邏輯器件應(yīng)用日益廣泛.在國(guó)外,FPGA技術(shù)發(fā)展與應(yīng)用已達(dá)到相當(dāng)高的程度;而在國(guó)內(nèi),FPGA技術(shù)發(fā)展仍處在起步階段,與國(guó)外相比還存在較大的差距.本文提出了一種FPGA通用接口開(kāi)發(fā)平臺(tái)的設(shè)計(jì)思路,研制了一種FPGA快速實(shí)驗(yàn)開(kāi)發(fā)裝置,對(duì)研制過(guò)程中遇到的軟、硬件問(wèn)題加以歸納總結(jié),提高了系統(tǒng)運(yùn)行效率.分別研究了基于FPGA器件Altera公司的FLEX6000的字符型LCD、PC機(jī)ISA總線(xiàn),基于FLEX10K的圖像點(diǎn)陣型LCD、PC機(jī)PCI總線(xiàn)接口中.最后通過(guò)一個(gè)通用實(shí)驗(yàn)裝置系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn),綜合上述應(yīng)用,介紹了FPGA實(shí)驗(yàn)系統(tǒng)的軟件開(kāi)發(fā)環(huán)境,實(shí)現(xiàn)了基于FGPA的交通信號(hào)燈邏輯控制和電子鐘,研究了FPGA技術(shù)在通用接口控制器設(shè)計(jì)中的應(yīng)用.
標(biāo)簽： FPGA 現(xiàn)場(chǎng)可編程 應(yīng)用研究 邏輯門(mén)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：龍飛艇
隨著圖像處理和模式識(shí)別技術(shù)的進(jìn)步，基于生物特征的識(shí)別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對(duì)生物特征市場(chǎng)的統(tǒng)計(jì)和預(yù)測(cè)，該領(lǐng)域的收入的年增長(zhǎng)率30-50％，到2008年，全球總收入將達(dá)到46.39億美元。而基于指紋特征的識(shí)別技術(shù)由于其獨(dú)特的可靠性，穩(wěn)定性，方便快捷的特點(diǎn)，恰好符合了市場(chǎng)的需求。目前指紋識(shí)別技術(shù)是生物識(shí)別領(lǐng)域中應(yīng)用最廣泛的識(shí)別技術(shù)，也是研究與應(yīng)用的一個(gè)熱點(diǎn)。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門(mén)的概念。NiosⅡ是Altera公司開(kāi)發(fā)的一種采用流水線(xiàn)技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶(hù)自定義邏輯結(jié)合構(gòu)成一個(gè)基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿(mǎn)足了指紋識(shí)別系統(tǒng)對(duì)速度的要求。 本文對(duì)指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法進(jìn)行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點(diǎn)，對(duì)算法進(jìn)行了合理的選擇與優(yōu)化，形成了一套完整的指紋識(shí)別算法，并提出了一種基于FPGA的指紋識(shí)別系統(tǒng)硬件設(shè)計(jì)方案。 論文的內(nèi)容主要包括以下幾個(gè)方面： 1、對(duì)指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn)，提高了算法的性能；設(shè)計(jì)了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點(diǎn)匹配的指紋識(shí)別算法。實(shí)驗(yàn)結(jié)果表明該算法速度快、誤識(shí)率較低、可靠性較高，可以滿(mǎn)足實(shí)用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時(shí)提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個(gè)單片嵌入式系統(tǒng)，然后以?xún)?nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲(chǔ)器以及小鍵盤(pán)和LCD顯示屏等器件，設(shè)計(jì)了一個(gè)便攜式指紋識(shí)別系統(tǒng)，提出了一套基于FPGA的硬件設(shè)計(jì)方案。 3、利用NiosⅡ開(kāi)發(fā)板對(duì)硬件設(shè)計(jì)方案進(jìn)行了初步的驗(yàn)證，實(shí)現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進(jìn)行了算法的移植。 實(shí)驗(yàn)結(jié)果表明本文所提出的系統(tǒng)設(shè)計(jì)方案是可行的。基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨(dú)特的優(yōu)勢(shì)，具有廣闊的發(fā)展空間。最后提出了對(duì)這一設(shè)計(jì)繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。
標(biāo)簽： FPGA 指紋識(shí)別 法的研究 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-07-28
上傳用戶(hù)：hxy200501
在精密乘法器設(shè)計(jì)中采用AD630整流放大器:
標(biāo)簽： 630 AD 精密 乘法器設(shè)計(jì)
上傳時(shí)間： 2013-07-10
上傳用戶(hù)：zhyiroy
有線(xiàn)通信方式由于具有保密性高、抗干擾能力強(qiáng)在軍事通信中倍受青睞,因此,對(duì)軍用有線(xiàn)通信設(shè)備的研究和設(shè)計(jì)具有十分重要的戰(zhàn)略意義.TBJ-204型野戰(zhàn)20線(xiàn)程控交換機(jī)是一種小型背負(fù)式模擬空分程控用戶(hù)交換機(jī),用于裝備全軍各兵種的作戰(zhàn)、演習(xí)和緊急搶險(xiǎn)等行動(dòng).該項(xiàng)目以該交換機(jī)為研究對(duì)象,在詳細(xì)分析原設(shè)備的系統(tǒng)結(jié)構(gòu)和功能實(shí)現(xiàn)方式的基礎(chǔ)上,指出該機(jī)型在使用過(guò)程中存在技術(shù)相對(duì)陳舊、分立元件過(guò)多、可靠性和保密性不夠、體積大、重量大、維修困難等問(wèn)題,同時(shí)結(jié)合系統(tǒng)的低功耗需求和優(yōu)化人機(jī)接口設(shè)計(jì),本文提出基于"單片機(jī)+CPLD/FPGA體系結(jié)構(gòu)"的集成化設(shè)計(jì)方案:①在CPLD中實(shí)現(xiàn)信號(hào)音分頻和計(jì)時(shí)頻率生成電路、20路用戶(hù)LED狀態(tài)控制電路;②CPLD與單片機(jī)以總線(xiàn)接口方式實(shí)現(xiàn)譯碼、數(shù)據(jù)和控制信號(hào)鎖存功能的VHDL設(shè)計(jì);③基于低功耗設(shè)計(jì)的器件選型方案和單片機(jī)待機(jī)模式設(shè)計(jì);④人機(jī)接口的LCD菜單操作方式.該文詳細(xì)介紹了改型設(shè)備的研制過(guò)程,包括CPLD片內(nèi)功能設(shè)計(jì)實(shí)現(xiàn)、主控制板和用戶(hù)板各功能模塊工作原理和設(shè)計(jì)實(shí)現(xiàn)、各硬件模塊功能測(cè)試等,最后給出了局內(nèi)呼叫處理功能和話(huà)務(wù)員服務(wù)功能的軟件實(shí)現(xiàn)流程.文章結(jié)尾介紹了改型設(shè)備的系統(tǒng)性能,它將實(shí)現(xiàn)更高的可靠性、保密性和抗干擾能力,同時(shí)具備低功耗和小型化的優(yōu)點(diǎn).最后,該文總結(jié)了項(xiàng)目設(shè)計(jì)中使用的關(guān)鍵技術(shù),指出了設(shè)計(jì)的創(chuàng)新意義和將來(lái)的工作.
標(biāo)簽： CPLDFPGA 單片機(jī) 程控交換機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：啊颯颯大師的
嵌入式系統(tǒng)是將先進(jìn)的計(jì)算機(jī)技術(shù)、半導(dǎo)體技術(shù)和電子技術(shù)與各個(gè)行業(yè)的具體應(yīng)用相結(jié)合的產(chǎn)物。目前，嵌入式系統(tǒng)己經(jīng)廣泛應(yīng)用到工業(yè)、交通、能源、通信、科研、醫(yī)療衛(wèi)生、國(guó)防以及日常生活等領(lǐng)域，并不斷朝著體積小，功能強(qiáng)的方向發(fā)展。嵌入式系統(tǒng)不同于原來(lái)的單片機(jī)系統(tǒng)，它不僅有自己的操作系統(tǒng)，上層應(yīng)用程序，而且還具備網(wǎng)絡(luò)通信和信息管理的功能。 ARM體系的處理器是目前嵌入式系統(tǒng)中使用最廣泛的處理器。它采用了RISC技術(shù)，具有尋址方式簡(jiǎn)單，寄存器多，指令長(zhǎng)度固定等的特點(diǎn)使得它的處理速度快，執(zhí)行效率高。由于Linux對(duì)于ARM技術(shù)的支持，具有內(nèi)核可裁減，網(wǎng)絡(luò)功能強(qiáng)大，代碼開(kāi)放的特點(diǎn)，把Linux應(yīng)用到嵌入式系統(tǒng)中，能充分發(fā)揮ARM和Linux的優(yōu)勢(shì)。 論文以“掌上中文語(yǔ)言學(xué)習(xí)系統(tǒng)”項(xiàng)目為依托，以ARM體系處理器和Ljnux操作系統(tǒng)的嵌入式系統(tǒng)為基礎(chǔ)，構(gòu)建一個(gè)掌上語(yǔ)言學(xué)習(xí)設(shè)備。 論文首先進(jìn)行了開(kāi)發(fā)環(huán)境的設(shè)計(jì)與搭建，對(duì)開(kāi)發(fā)主機(jī)進(jìn)行TFTP服務(wù)器、NFS服務(wù)器、minicom串口通信和GNU交叉工具鏈進(jìn)行配置。實(shí)現(xiàn)了針對(duì)NAND閃存的U-Boot啟動(dòng)程序的建立，并對(duì)Linux操作系統(tǒng)內(nèi)核進(jìn)行了移植工作。最后利用圖形界面系統(tǒng)MiniGUI和遠(yuǎn)程調(diào)試技術(shù)實(shí)現(xiàn)了掌上語(yǔ)言學(xué)習(xí)的軟件功能。
標(biāo)簽： Linux ARM 嵌入式 學(xué)習(xí)系統(tǒng)
上傳時(shí)間： 2013-07-24
上傳用戶(hù)：jiangfire
隨著計(jì)算機(jī)與信息技術(shù)的發(fā)展，生物特征識(shí)別技術(shù)受到了廣泛的關(guān)注。指紋識(shí)別是生物特征識(shí)別中的一項(xiàng)重要內(nèi)容，一直以來(lái)是國(guó)內(nèi)外的研究熱點(diǎn)。 嵌入式自動(dòng)指紋識(shí)別是指指紋識(shí)別技術(shù)在嵌入式系統(tǒng)上的應(yīng)用。傳統(tǒng)的嵌入式自動(dòng)指紋識(shí)別系統(tǒng)多采用單片DSP或MIPS處理器來(lái)完成算法，由于DSP或MIPS處理器只能根據(jù)程序順序執(zhí)行，在指紋匹配過(guò)程中只能和整個(gè)庫(kù)中的指紋進(jìn)行一一匹配，因此這類(lèi)系統(tǒng)在處理較大指紋庫(kù)時(shí)下匹配時(shí)間相當(dāng)長(zhǎng)。為了克服這個(gè)缺點(diǎn)，本文構(gòu)建了浮點(diǎn)DSP和FPGA協(xié)同處理構(gòu)架的硬件平臺(tái)，充分利用DSP在計(jì)算上的精確度和FPGA并行處理的特點(diǎn)，由DSP和FPGA共同處理匹配算法。 本文的主要工作如下： 1．設(shè)計(jì)了一個(gè)硬件系統(tǒng)，包括DSP處理器、FPGA、指紋傳感器、人機(jī)交互接口和USB1.1接口。同時(shí)，還設(shè)計(jì)了各硬件模塊的驅(qū)動(dòng)程序，為應(yīng)用程序提供控制接口。由于系統(tǒng)中DSP工作頻率為300MHz，其中某些器件的工作頻率達(dá)到了100MHz，因此本文還給出了一些信號(hào)完整性分析和PCB設(shè)計(jì)經(jīng)驗(yàn)。 2．編寫(xiě)了Verilog程序，在FPGA中實(shí)現(xiàn)了9路指紋的并行匹配。由于FPGA本身的局限性，實(shí)現(xiàn)原有匹配算法有很大困難。在簡(jiǎn)化原有匹配算法的基礎(chǔ)上本文提出了便于FPGA實(shí)現(xiàn)“粗匹配”算法。此外，還設(shè)計(jì)了用于和DSP通信的接口模塊設(shè)計(jì)。 3．完成了系統(tǒng)應(yīng)用程序設(shè)計(jì)。在使用uC/OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)的基礎(chǔ)上設(shè)計(jì)了各系統(tǒng)任務(wù)，通過(guò)調(diào)用驅(qū)動(dòng)程序控制和協(xié)調(diào)各硬件模塊，實(shí)現(xiàn)了自動(dòng)指紋識(shí)別功能。為了便于存放指紋特征信息，設(shè)計(jì)了指紋庫(kù)數(shù)據(jù)結(jié)構(gòu)，實(shí)現(xiàn)了指紋庫(kù)添加、刪除、編輯的功能。 最終，本系統(tǒng)實(shí)現(xiàn)了高效、快速的進(jìn)行指紋識(shí)別，各模塊工作穩(wěn)定。同時(shí)，模塊化的軟硬件設(shè)計(jì)使本系統(tǒng)便于進(jìn)行二次開(kāi)發(fā)，快速應(yīng)用于各種場(chǎng)合。
標(biāo)簽： FPGA DSP 自動(dòng) 指紋識(shí)別系統(tǒng)
上傳時(shí)間： 2013-06-05
上傳用戶(hù)：guanliya
單片微型計(jì)算機(jī)(單片機(jī))是將微處理器CPU、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、定時(shí)/計(jì)數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專(zhuān)門(mén)為嵌入式系統(tǒng)設(shè)計(jì)的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿(mǎn)足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國(guó)目前應(yīng)用最廣的單片機(jī)之一。 隨著可編程邏輯器件設(shè)計(jì)技術(shù)的發(fā)展，每個(gè)邏輯器件中門(mén)電路的數(shù)量越來(lái)越多，一個(gè)邏輯器件就可以完成本來(lái)要由很多分立邏輯器件和存儲(chǔ)芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，設(shè)計(jì)成可修改參數(shù)的模塊，讓其他用戶(hù)可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動(dòng)。隨著FPGA的規(guī)模越來(lái)越大，設(shè)計(jì)越來(lái)越復(fù)雜，使用IP核是一個(gè)發(fā)展趨勢(shì)。 本課題結(jié)合FPGA與8051單片機(jī)的優(yōu)點(diǎn)，主要針對(duì)以下三個(gè)方面研究： (1)FPGA開(kāi)發(fā)平臺(tái)的硬件實(shí)現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲(chǔ)器，搭建FPGA的硬件開(kāi)發(fā)平臺(tái)。 (2)用VHDL語(yǔ)言實(shí)現(xiàn)8051IP核分析研究8051系列單片機(jī)內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實(shí)現(xiàn)了基于FPGA的8051IP核。主要包括如下幾個(gè)模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲(chǔ)器模塊、定時(shí)/計(jì)數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051IP核應(yīng)用用所設(shè)計(jì)的8051IP核，實(shí)現(xiàn)了對(duì)一個(gè)4×4鍵盤(pán)的監(jiān)測(cè)掃描、鍵盤(pán)確認(rèn)、按鍵識(shí)別等應(yīng)用。
標(biāo)簽： FPGA 8051 單片機(jī) IP核
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：1417818867
礦用隔爆饋電開(kāi)關(guān)是煤礦井下配電系統(tǒng)的關(guān)鍵設(shè)備，作為配電開(kāi)關(guān)，用于含有瓦斯或煤塵等爆炸危險(xiǎn)環(huán)境的礦井中，控制和保護(hù)低壓供電網(wǎng)絡(luò)。其性能好壞直接影響著煤礦井下的生產(chǎn)安全和生產(chǎn)效率，而目前國(guó)內(nèi)饋電開(kāi)關(guān)普遍存在集成度低、可靠性差、智能監(jiān)控水平低等缺點(diǎn)。 本課題將嵌入式網(wǎng)絡(luò)控制系統(tǒng)應(yīng)用到饋電開(kāi)關(guān)中，通過(guò)對(duì)礦山供電系統(tǒng)工作原理、真空饋電開(kāi)關(guān)工作原理以及基于EasyARM2200(Philips LPC2210為處理器、ARM7為內(nèi)核)嵌入式網(wǎng)絡(luò)控制系統(tǒng)的研究，實(shí)現(xiàn)了總體網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)的設(shè)計(jì)和智能饋電開(kāi)關(guān)控制系統(tǒng)硬件電路的設(shè)計(jì)；通過(guò)對(duì)嵌入式實(shí)時(shí)操作系統(tǒng)的移植、嵌入式TCP/IP協(xié)議棧的實(shí)現(xiàn)和移植以及基于C/S模式下的套接字編程等的研究和分析，完成了監(jiān)控主機(jī)與嵌入式系統(tǒng)的通信軟件和保護(hù)控制算法的應(yīng)用程序的編寫(xiě)，從而實(shí)現(xiàn)了礦井地面監(jiān)控主機(jī)與井下嵌入式系統(tǒng)饋電開(kāi)關(guān)的快速通信，解決了地面監(jiān)控主機(jī)對(duì)井下饋電回路及電氣開(kāi)關(guān)的遠(yuǎn)程智能監(jiān)控的難題，最終設(shè)計(jì)出一套集實(shí)時(shí)保護(hù)控制和遠(yuǎn)程監(jiān)控功能于一身的智能型饋電開(kāi)關(guān)網(wǎng)絡(luò)控制系統(tǒng)。 實(shí)驗(yàn)結(jié)果表明：在嵌入式系統(tǒng)端的通信軟件和監(jiān)控主機(jī)端的通信軟件的驅(qū)動(dòng)下，實(shí)現(xiàn)了嵌入式系統(tǒng)與監(jiān)控主機(jī)的快速遠(yuǎn)程通信，通信速度快、可靠性高、可視化效果好，完全滿(mǎn)足了監(jiān)控系統(tǒng)的快速通信要求。 本課題的研究成果為工業(yè)控制領(lǐng)域提供了一個(gè)開(kāi)放式、全分布、可互操作性的通信控制平臺(tái)，為提高煤礦井下設(shè)備的遠(yuǎn)程智能監(jiān)控水平和安全操控系數(shù)提供了新的解決方法，為地面監(jiān)控系統(tǒng)實(shí)現(xiàn)更大規(guī)模、更深層次地對(duì)井下電氣設(shè)備的集中控制、分散管理奠定了理論和實(shí)踐基礎(chǔ)。
標(biāo)簽： ARM 嵌入式網(wǎng)絡(luò) 中的應(yīng)用 控制系統(tǒng)
上傳時(shí)間： 2013-06-25
上傳用戶(hù)：wl9454
邊界掃描技術(shù)是一種應(yīng)用于數(shù)字集成電路器件的標(biāo)準(zhǔn)化可測(cè)試性設(shè)計(jì)方法，它提供了對(duì)電路板上元件的功能、互連及相互間影響進(jìn)行測(cè)試的一種新方案，極大地方便了系統(tǒng)電路的測(cè)試。本文基于IEEE 1149.1標(biāo)準(zhǔn)剖析了JTAG邊界掃描測(cè)試的精髓，分析了其組成，功能與時(shí)序控制等關(guān)鍵技術(shù)。 應(yīng)用在FPGA芯片中的邊界掃描電路側(cè)重于電路板級(jí)測(cè)試，兼顧芯片功能測(cè)試，同時(shí)提供JTAG下載方式。針對(duì)在FPGA芯片中的應(yīng)用特點(diǎn)，設(shè)計(jì)了一種邊界掃描電路，應(yīng)用于自行設(shè)計(jì)的FPGA結(jié)構(gòu)之中。除了基本的測(cè)試功能外，加入了對(duì)FPGA芯片進(jìn)行配置、回讀以及用戶(hù)自定義測(cè)試等功能。 通過(guò)仿真驗(yàn)證，所設(shè)計(jì)的邊界掃描電路可實(shí)現(xiàn)FPGA芯片的測(cè)試、配置和回讀等功能，并符合IEEE 11491.1邊界掃描標(biāo)準(zhǔn)的規(guī)定，達(dá)到設(shè)計(jì)要求。
標(biāo)簽： JTAG FPGA 邊界掃描 中的應(yīng)用
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：372825274
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
