一般由信源發出的數字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產生碼間干擾進而直接影響傳輸的可靠性，因而要對其進行編碼以便傳輸。傳統的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復雜。FPGA(現場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優點。基于上述情況，本文提出了基于FPGA的}tDB3編譯碼設計方案。 該研究的總體設計方案包括用MATLAB進行HDB3編譯碼算法的驗證，基于FPGA的HDB3碼編譯碼設計與仿真，結果分析與比較三大部分。為了保證該設計的可靠性，首先是進行編譯碼的算法驗證；其次通過在FPGA的集成設計環境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進行時序仿真；最后將算法驗證結果與仿真結果作一對比，分析該研究的可行性與可靠性。 研究表明，基于FPGA的HDB3編譯碼設計具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優點。
上傳時間： 2013-04-24
上傳用戶：siguazgb
IPC-A-610D是目前全球范圍內應用最為廣泛的電子組裝標準。 IPC-A-610D用全彩照片和插圖形象地羅列了電子組裝行業通行的工藝標準，是所有質保和組裝部門必備的法典。 該標準內容涵蓋無鉛焊接、元器件極性和通孔的焊接標準、表面貼裝和分立導線組件、機械組裝、清潔、標記、涂覆以及層壓板要求。 IPC-A-610對所有的質檢員、操作員和培訓人員來說都具有很大的借鑒意義。 D版本中新增了超過730幅關于可接受性標準的插圖，其清晰度和準確度都經過了嚴格的審核。
上傳時間： 2013-05-17
上傳用戶：源弋弋
該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術，設計了一種便攜式的振動頻譜分析儀，用于旋轉機械的故障監測和診斷。以SOPC技術為手段，將信號采集和信號處理電路通過可編程片上系統來實現，其特點是將對ADC的控制、數字信號的濾波、快速傅立葉變換的設計，通過FPGA芯片集成在一起，以NIOS Ⅱ來完成32位CPU的狀態控制功能。工程機械、汽車車輛中都存在諸如發動機類的旋轉機械，這類設備的異常振動往往會影響正常工作，嚴重時還會出現各種重大事故，該分析儀可以實時地或定期地對發動機、齒輪箱等旋轉機械進行振動頻譜分析和監測，運用于民用機械能產生非常好的經濟效益。 該論文從四個方面進行了研究工作。其一，利用FPGA對ADC芯片的工作進行控制，使其在規定的時間內與DSP模塊進行數據交換，并對ADC各引腳時序進行控制，使兩者協調同步工作，編制了相應的VHDL語言程序。其二，采用SOPC Builder設計開發，實現了基于NIOS Ⅱ的32位CPU軟核，創建了相應的C/C++和匯編的宏代碼，使得軟件可以訪問用戶自定義邏輯。對頂層設計產生的VHDL的RTL代碼和仿真文件進行了綜合、編譯適配以及仿真。其三，配合Matlab和DSP Builder的強大功能進行DSP模塊設計，開發出了FIR和FFT等功能模塊，并且添加到SOPC系統中，使其可以由NIOS Ⅱ很容易的調用。其四，在NIOS Ⅱ系統中添加了uC/OS Ⅱ操作系統，提高了整個系統的穩定性，并且降低了開發難度，提高了系統升級的能力。由于整個設計是基于FPGA開發的，所以該系統包括了所有FPGA系統的特點，包括并行的DSP處理、在系統可編程、升級簡單等特點，極易使設計產品化。
上傳時間： 2013-04-24
上傳用戶：amandacool
當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計，基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后，依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案，模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統的煩瑣過程，將精力集中于算法的優化上。 基于DSP Builder的開發功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發效率。 在進行編譯、仿真調試成功后，經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間： 2013-05-28
上傳用戶：koulian
本論文介紹了幾種編碼和調制技術的基本原理和課題的總體實現結構，重點分析和討論了滾降系數可調的成形濾波、內插技術以及濾波器中乘法器、加法器的實現方法。通過外部控制器可對FPGA內部設計的多項參數進行設置，可支持32.000kbps～4.096Mbps范圍內的多速率數據傳輸，適用于各種信道限帶性能要求的傳輸系統。本論文使用一片FPGA芯片實現了信道編碼(包括數據加擾、差分編碼、卷積碼、RS碼、交織等)、多種調制方式(BPSK、QPSK、π/4-QPSK、TC8PSK、16QAM)、成形濾波器、多級內插、上變頻器、具有連續/突發信號模式的數據源。將本論文的成果移植到某單位的信號源研制平臺，基本上可以滿足現階段研制和維修解調設備對信號源的需求，因此具有較高的使用價值。
上傳時間： 2013-07-27
上傳用戶：feichengweoayauya
matlab仿真中移相變壓器的正確連接方式，五相，每相移位12度
上傳時間： 2013-07-31
上傳用戶：萬有引力
protel99元件庫元件名稱及中英對照.doc
上傳時間： 2013-04-24
上傳用戶：gououo
目前，數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域，信號處理算法理論己趨于成熟，但其具體硬件實現方法卻值得探討。FPGA是近年來廣泛應用的超大規模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優點，大大推動了數字系統設計的單片化、自動化，縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應用。本文對FPGA的數據采集與處理技術進行研究，基于FPGA在數據采樣控制和信號處理方面的高性能和單片系統發展的新熱點，把FPGA作為整個數據采集與處理系統的控制核心。主要研究內容如下： FPGA的單片系統研究。針對數據采集與處理，對FPGA進行選型，設計了基于FPGA的單片系統的結構。把整個控制系統分為三個部分：多通道采樣控制模塊，數據處理模塊，存儲控制模塊。 多通道采樣控制模塊的設計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣，分別設計了通道選擇控制模塊和A/D轉換控制模塊，并進行了仿真，完成了基于FPGA的多通道采樣控制。 數據處理模塊的設計。FFT算法在數字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現結構，提出了用FPGA實現FFT的一種設計思想，給出了總體實現框圖。分別設計了旋轉因子復數乘法器，碟形運算單元，存儲器，控制器，并分別進行了仿真。重點設計實現了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復雜度。理論分析和仿真結果表明，狀態機控制器成功地對各個模塊進行了有序、協調的控制。 存儲控制模塊的設計。利用閃存芯片K9K1G08UOA對采集處理后的數據進行存儲，設計了FPGA與閃存的硬件連接，設計了存儲控制模塊。 本文對FFT算法的硬件實現進行了研究，結合單片系統的特點，把整個系統分為多通道采樣控制模塊，數據處理模塊，存儲控制模塊進行設計和仿真。設計采用VHDL編寫程序的源代碼。仿真測試結果表明，此FPGA單片系統可完成對實時信號的高速采集與處理。
上傳時間： 2013-07-06
上傳用戶：eclipse
書中以國家“3C”認證為出發點，引出產品對電磁兼容的基本要求，給出相關產品所必須進行的電磁兼容測試項目及所采用測試標準。本書無意成為現有標準的翻版，而希望成為讀者在學習、理解和掌握標準時的一種補充。為此，書中重點說明每種試驗的目的、作者對標準的理解、試驗中對試驗儀器的要求、必須有的試驗配置、正確的試驗方法和對標準的點評等。考慮到國內眾多企業在開展電磁兼容試驗的同時，也在考慮試驗場地的建設，為此本書也選編了部分這方面的內容，說明了各種場地的特點、主要技術指標及選用中的注意事項。
上傳時間： 2013-07-09
上傳用戶：gmh1314
ChipScope Pro具有傳統邏輯分析儀的功能，是針對Xilinx Virtex Pro等系列FPGA的在線片內信號分析工具，主要功能是通過JTAG口，實時、在線、方便地觀察到FPGA內部的信號，給調試、故障定位提供極大的方便。ChipScope Pro的基本原理是利用FPGA中未使用的BlockRam,根據用戶設定的觸發條件將信號實時的保存到這些BlockRam中，然后通過JTAG口傳送到計算機，最后在計算機屏幕上顯示出時序波形。
上傳時間： 2013-05-22
上傳用戶：wangrijun
