Verilog HDl語言實現(xiàn)CPLD-EPC240與電腦的串口通訊QUARTUS邏輯工程源碼 //本模塊的功能是驗證實現(xiàn)和PC機進行基本的串口通信的功能。需要在//PC機上安裝一個串口調(diào)試工具來驗證程序的功能。//程序?qū)崿F(xiàn)了一個收發(fā)一幀10個bit（即無奇偶校驗位）的串口控//制器，10個bit是1位起始位，8個數(shù)據(jù)位，1個結(jié)束//位。串口的波特律由程序中定義的div_par參數(shù)決定，更改該參數(shù)可以實//現(xiàn)相應(yīng)的波特率。程序當前設(shè)定的div_par 的值是0x145，對應(yīng)的波特率是//9600。用一個8倍波特率的時鐘將發(fā)送或接受每一位bit的周期時間//劃分為8個時隙以使通信同步.//程序的工作過程是：串口處于全雙工工作狀態(tài)，按動key1，F(xiàn)PGA/CPLD向PC發(fā)送“21 EDA"//字符串（串口調(diào)試工具設(shè)成按ASCII碼接受方式）；PC可隨時向FPGA/CPLD發(fā)送0-F的十六進制
標簽：
verilog hdl
cpld
串口通訊
quartus
上傳時間：
2022-02-18
上傳用戶：
